[发明专利]时钟绕线方法、装置以及时钟树有效
| 申请号： | 202011349608.7 | 申请日： | 2020-11-26 |
| 公开（公告）号： | CN112464612B | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 刘晶晶;姚水音 | 申请（专利权）人： | 海光信息技术股份有限公司 |
| 主分类号： | G06F30/396 | 分类号： | G06F30/396;G06F30/394;G06F30/392 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 焦玉恒;孙琦 |
| 地址： | 300392 天津市华苑产业区*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的实施例提供一种时钟绕线方法、装置以及时钟树。本公开实施例提供的时钟绕线方法包括获取集成电路中各时钟树的布局结构，布局结构包括时钟驱动单元、时钟终点模块以及时钟源；以及根据布局结构中相邻上下级结构之间的位置关系，对相邻上下级结构进行绕线连接以使从时钟源至各时钟终点模块的绕线长度相等。连接相邻上下级结构的绕线沿第一方向和第二方向的至少之一延伸，第一方向与第二方向垂直，位于同一级且连接至同一上级结构的至少两个下级结构中心之间的连线与第一方向和第二方向相交。本公开通过将从时钟源至各时钟终点模块的绕线长度设置为相等，可以实现时钟终点模块之间的总延迟差异最小化。 | ||
| 搜索关键词： | 时钟 方法 装置 以及 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海光信息技术股份有限公司，未经海光信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011349608.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种螺栓搓丝工艺
- 下一篇：一种空气灭菌用负压锅炉
- 同类专利
- 一种基于D-tree虚拟时钟结构的时钟树生长方法-202211675082.0
- 刘建峰;周朝旭;韩莹莹;胡石闯;赵仲毅;邱博 - 郑州信大华芯信息科技有限公司
- 2022-12-26 - 2023-10-27 - G06F30/396
- 本发明提供一种基于D‑tree虚拟时钟结构的时钟树生长方法。该方法包括：步骤1：确定目标模块中的寄存器总数M；步骤2：将目标模块划分为T个寄存器簇，每个寄存器簇作为一个末端单元；步骤3：以每4个末端单元为一组构造H‑tree时钟树；步骤4：评估出当前的时钟树的时钟偏斜、时钟树长度和时钟树公共路径长度；步骤5：判断当前的时钟树是否满足给定的时钟偏斜要求、时钟树长度要求和时钟树公共路径长度要求，若否，则执行步骤6；反之，执行步骤7；步骤6：将当前的每个末端单元均再次划分为4个寄存器簇，每个寄存器簇作为一个新的末端单元，并返回执行步骤3；步骤7：将此时的时钟树作为目标模块最终的时钟树。
- 一种反向时钟树的实现方法及反向时钟树结构-202310940528.6
- 石柱;李宏俊;吴伟 - 珠海凌烟阁芯片科技有限公司
- 2023-07-28 - 2023-10-20 - G06F30/396
- 本发明提供一种反向时钟树的实现方法及反向时钟树结构，属于集成电路技术领域，实现方法包括：依据时序逻辑级数确定反向时钟树的级数；其中每一级反向时钟树均包括至少一对时钟反相器单元；确定当前工作环境中各时钟反相器单元的传输延时差异，以及确定出现占空比违例的时钟反相器单元；将出现占空比违例的时钟反相器单元之前的一个或一对时钟反相器单元替换为时钟修复单元，所述时钟修复单元修正的传输延时差异等于被替换的一个或一对时钟反相器单元的传输延时差异与所述时钟修复单元的传输延时差异之和。本发明可以精确设计修复占空比违例的大小，使得反向时钟树结构中时钟信号能够满足实际应用中的设计要求，提高设计性能。
- 一种多类型时钟源兼容的模组结构-202320476096.3
- 陈钟涛;陈凯;孙香涛;宋连宇;陈刚;于海波;孙庆月;崔文悦;陈兆锋;梅子君;王征;李朝正;洪铿竣 - 浙江利尔达物联网技术有限公司
- 2023-03-07 - 2023-10-20 - G06F30/396
- 本实用新型公开了一种多类型时钟源兼容的模组结构，包括：晶体时钟和若干外围配置选型器件，所述晶体时钟的引脚1连接并联的两个通路，引脚2连接到地，引脚3连接到模组主芯片26M晶体时钟接口2(X0_P)，引脚4连接并联的四个通路，通过增加或删减外围器件，但实现时钟源兼容，为体积小，集成度高的模组节省更多的PCB面积或PCB版本，解决传统方案设计两种类型的晶体时钟电路造成的PCB占用空间大，硬件成本高的问题。
- 一种可调节分段式反向时钟树的实现方法及相关装置-202311131872.7
- 吴伟;李宏俊 - 珠海凌烟阁芯片科技有限公司
- 2023-09-04 - 2023-10-10 - G06F30/396
- 本发明提供一种可调节分段式反向时钟树的实现方法及相关装置，属于芯片设计技术领域，包括：分析核心功能模块的数据流结构，并根据数据流结构实现第一级反向时钟树结构的设计；确定在不同PVT条件下芯片的工作性能指标和对应的时钟频率，以及针对寄存器的时钟最小占空比的工艺库要求；采用预设的反向时钟树分段算法，计算分段后的反向时钟树的最大级数N；根据N对第一级反向时钟树结构进行分段设计，得到多个分段设计后的反向时钟树结构；各分段设计后的反向时钟树结构的时钟延迟偏差不超过一个时钟周期；设计第二级时钟树结构；对两级时钟树的结构进行布局布线设计、RC参数抽取、静态时序分析，使得两级时钟树的结构满足PPA指标。
- 加速DFT时序收敛装置及方法-202310839973.3
- 李湘锦;张鹏;李华东;徐军;周世超 - 苏州忆联信息系统有限公司
- 2023-07-10 - 2023-09-19 - G06F30/396
- 本发明公开了加速DFT时序收敛装置及方法，装置包括扫描模式时钟生成器模块、时钟生成器控制使能模块、扫描链模块、OCC控制模块以及时钟门控模块；扫描模式时钟生成器模块用于产生控制时钟门控的控制信号；时钟生成器控制使能模块用于在功能模式下控制icg使能，扫描链模块用于控制扫描操作中数据移位的时钟信号，OCC控制模块用于控制时钟信号；时钟门控模块用于驱动时钟信号的逻辑和功能操作。本发明去除了现有技术中“timing优化”的mux，有利于时钟质量，同时增加了扫描模式时钟生成器模块，对于功能模式下的异步逻辑，不需要后端在stuck‑at测试下再次进行时序收敛，仅需要在前端设计的时候，调整DFT时钟设计，减轻了后端时序收敛的压力，加速了芯片设计的速度。
- 一种基于推迟合并策略的低功耗时钟树综合实现方法-202310676747.8
- 俞文心;丁劲皓;文茄汁 - 西南科技大学
- 2023-06-08 - 2023-09-19 - G06F30/396
- 本发明公开了一种基于推迟合并策略的低功耗时钟树综合实现方法，包括如下步骤：输入、自底向上阶段、自顶向下阶段、输出。本发明属于低功耗时钟技术领域，具体是提供了一种时钟树综合方法使用了推迟合并算法，在缓冲器插入算法中，使用自底向上的插入策略，最大程度避免了缓冲器对时钟偏差的影响，使用双向宽度优先搜索算法进行时钟避障布线的基于推迟合并策略的低功耗时钟树综合实现方法。
- 时钟树构建方法、系统、芯片、电子设备及存储介质-202310444237.8
- 王丰;俞宏超;陈诗流 - 上海立芯软件科技有限公司
- 2023-04-23 - 2023-09-15 - G06F30/396
- 本发明提供一种时钟树构建方法、系统、芯片、电子设备及存储介质，其中，该方法包括：获取初始时钟树，所述初始时钟树包括根结点以及若干与所述根结点直接相连的原始结点；将所述初始时钟树划分成若干子线网；基于延迟合并嵌入算法分别将各子线网中的结点划分成多个结点对，并对所述结点对进行合并处理；基于延迟合并嵌入算法分别在各子线网中嵌入缓冲器，得到第一时钟树。本发明划分成的每个子线网的扇出结点数量可控，大大降低了后续的运算规模，减少了运行时间。
- 时钟树分析和优化的形式化方法-201780071628.2
- 刘凌毅;N·N·W·赫恩格;斯坦舒·瑟斯;利昂尼德·亚历山大·布鲁克斯;迪瑞·葛斯瓦米 - 美商新思科技有限公司
- 2017-09-19 - 2023-09-15 - G06F30/396
- 配置硬件验证系统包括接收表示第一集成电路设计的第一数据，其中所述第一集成电路设计配置为经由从第二时钟信号衍生的第一时钟信号和由第二时钟信号生成的第三信号来进行操作。计算机将第一数据转换为表示包括第一设计的功能的第二设计的第二数据。所述转换用第二时钟信号替换第一时钟信号。第一布尔函数由对应于处于与第一时钟信号的转变相同方向的第二时钟信号的第一转变的第三信号的第一和第二值限定。第二布尔函数由对应于处于与第一时钟信号的关联转变相反方向的第二时钟信号的第二转变的第三信号的第一和第二值限定。
- 一种大面阵芯片及其制作方法-202310629753.8
- 杨海玲;韩素贞 - 上海微阱电子科技有限公司
- 2023-05-30 - 2023-09-01 - G06F30/396
- 本发明公开了一种大面阵芯片及其制作方法，所述大面阵芯片由规则拼接单元和不规则拼接单元拼接形成。其中，不规则拼接单元包括普通锁相环，所述普通锁相环用于向所连接的规则拼接单元提供时钟信号；规则拼接单元包括延迟锁相环，所述延迟锁相环用于使得规则拼接单元内的输入端口至输出端口的时钟同步。该大面阵芯片用以降低接收端的信号同步复杂程度和芯片面积成本。
- 一种时钟文件的确认方法、装置、电子设备及存储介质-202310603941.3
- 邵晶 - 南京芯驰半导体科技有限公司
- 2023-05-26 - 2023-08-22 - G06F30/396
- 本公开提供了一种时钟文件的确认方法、装置、电子设备及存储介质，所述方法包括：将至少两个芯片知识产权核（IP核）对应的时间表分别转换为时钟信息子文件；基于至少两个IP核以及至少两个IP核对应模块的模块层之间的结构关系，以及至少两个IP核对应的时间表，将至少两个时钟信息子文件整合为时钟树，基于时钟树生成时钟信息文件；基于时钟信息文件，确认模块的时钟文件；其中，至少两个IP核属于同一个模块；如此可以实现高效地确认时钟文件。
- 一种芯片的时钟树结构-202223575251.1
- 汪福全;刘明 - 声龙（新加坡）私人有限公司
- 2022-12-30 - 2023-08-22 - G06F30/396
- 本实用新型公开一种芯片的时钟树结构，包括：位于芯片中心区域的主时钟源和分布在所述主时钟源四周的四个网格；每个网格包括多个分区；每个分区包括多个输入时钟节点；所述主时钟源通过主干时钟树连接至每个分区的多个输入时钟节点以提供时钟信号给所述输入时钟节点，所述主时钟源到每个输入时钟节点的路径延时相等或近似相等；每个分区部署多棵分支时钟树，所述分支时钟树的根节点为所述输入时钟节点且均匀挂载多个寄存器。本实用新型的技术方案能够在减少时钟信号的延时和偏差的同时合理布局布线，提高芯片时序性能，减小功耗和成本。
- 电路检测方法、装置、终端及存储介质-202310442846.X
- 蔡元根;闫超 - 声龙（新加坡）私人有限公司
- 2023-04-23 - 2023-08-18 - G06F30/396
- 本申请提供了一种电路检测方法、装置、终端及存储介质，方法包括：在集成电路芯片的顶层生成第一时钟树电路；基于第一时钟树电路的金属连接线和通孔，建立第二时钟树电路；将第二时钟树电路上显示的所有网络对应的金属连接线设置于t个区域中；对t个区域进行DRC检测，以确定目标时钟树电路。本发明通过包含金属连接线，也就是包含真实的金属的时钟树电路从顶层下放至t个区域中，可直接对t个区域进行DRC检测，若某个区域存在DRC检测，直接在此区域显示DRC错误，便于及时识别、解决DRC错误，提高了芯片的生产效率，从而加快了芯片的流片时间。
- 时钟树设计方法、装置、设计设备、存储介质及集成电路-202310457253.0
- 姚水音 - 海光信息技术股份有限公司
- 2023-04-25 - 2023-08-04 - G06F30/396
- 本申请实施例提供一种时钟树设计方法、装置、设计设备、存储介质及集成电路，其中方法包括：确定待进行时钟树设计的设计模块，设计模块包括顶层模块以及受顶层模块调用的多个底层模块；确定顶层时钟端口的设计信息，设计信息包括多个顶层时钟端口的设计位置、以及各个底层模块关联的顶层时钟端口；其中，顶层时钟端设计于底层模块的边界，且多个顶层时钟端口在设计位置所对应的有效覆盖范围的重叠区域符合预设重叠条件；根据各个底层模块关联的顶层时钟端口，在各个底层模块设计底层时钟树；其中，底层模块的底层时钟树通过关联的顶层时钟端口，接入顶层模块的顶层时钟树。本申请实施例可以减少时钟树设计的冗余电路，提升时钟树设计的性能。
- 一种时钟电路-202210095514.4
- 高宁;孙玉桥;华纯;黎余亮;齐红霞 - 华润微集成电路（无锡）有限公司
- 2022-01-26 - 2023-08-04 - G06F30/396
- 本发明提供一种时钟电路，包括时钟源选择模块、系统时钟产生模块、外设时钟产生模块及跨时钟域同步模块；其中，时钟源选择模块用于根据最终选择控制信号从低频外部时钟、低频晶振时钟、高频外部时钟和高频晶振时钟中选出一时钟作为源时钟输出；系统时钟产生模块连接时钟源选择模块的输出端，用于对源时钟进行分频并产生系统时钟；外设时钟产生模块连接系统时钟产生模块的输出端，用于根据系统时钟产生外设时钟；跨时钟域同步模块连接于系统时钟产生模块和时钟源选择模块之间，用于根据初始选择控制信号产生最终选择控制信号并进行跨时钟域传输。通过本发明提供的时钟电路，解决了现有时钟电路存在时钟约束命令过多及时钟树庞杂低效的问题。
- 用于构建时钟树的方法、时钟树及芯片-202310460392.9
- 姜哲;陈林林;高凯 - 瀚博半导体（上海）有限公司
- 2023-04-26 - 2023-07-28 - G06F30/396
- 本公开提供了一种用于构建时钟树的方法、时钟树及芯片，涉及集成电路领域。用于构建时钟树的方法包括：在时钟树的叶节点处应用时钟驱动组件，时钟驱动组件包括时钟驱动部件，二者之间形成有传输时钟信号的至少两个信号路径的第一时钟端口和第二时钟端口，以及时钟延时部件；通过将时钟驱动组件设置为提供最小延时值，确定时钟信号到达时钟树的每个负载端的初始时钟到达时间；基于初始时钟到达时间确定时钟树的全局时钟偏斜；响应于全局时钟偏斜小于或等于最大延时值：对于初始时钟到达时间更短的负载端，赋予更大的时钟延时；以及基于针对每个负载端赋予的时钟延时，确定对应于负载端的信号路径。
- 时钟树联合优化方法、装置、设备及计算机可读存储介质-202310317430.5
- 李兴权;李伟国;陶思敏;黄增荣;陈仕健;解壁伟 - 鹏城实验室
- 2023-03-22 - 2023-07-07 - G06F30/396
- 本申请公开了一种时钟树联合优化方法、装置、设备及计算机可读存储介质，涉及集成电路技术领域，该方法包括：基于待优化电路中位置可变单元生成位置可变单元在待优化电路中的分布约束；构建待优化电路的传播约束；联合分布约束和传播约束，以待优化电路的时钟树的时钟信号传播周期最小为目标，生成待优化电路的优化时钟树数据。与现有方案相比，本申请在在布局和时钟树综合的求解空间上取得了更大的自由度，提高了得到更优时钟树结构的可能性，从而实现对时钟树更高程度的优化。
- 一种时钟树结构及其实现方法-202310304371.8
- 杨露 - 上海亿家芯集成电路设计有限公司
- 2023-03-27 - 2023-06-23 - G06F30/396
- 本发明公开一种时钟树结构及其实现方法，涉及时钟树技术领域，该时钟树结构包括主干和分支时钟网络，所述主干时钟网络从外部引进，由第一级缓冲单元和第二级缓冲单元组成，主干可以水平也可以垂直，所述分支时钟网络从主干时钟网络引出，由第二级缓冲单元到第三级缓冲单元组成，分支时钟驱动L*L大小的窗口内的负载，即第三级缓冲单元以树状结构推动第四级缓冲单元，以此类推，推动到第n级缓冲单元和门控时钟单元。有益效果在于：通过建立主干和分支时钟网络搭建了的时钟树结构，减少了时钟网络上的缓冲单元的数量，降低了芯片功耗；主时钟树和子时钟网络起到公共路径的作用，减少了时钟树的级数，减少了OCV对时钟的影响，最终的时序收敛容易。
- 时钟仿真方法、装置、芯片、终端设备及存储介质-202310209013.9
- 刘曼;刘家明 - 广州万协通信息技术有限公司
- 2023-03-06 - 2023-06-02 - G06F30/396
- 本发明实施例公开了一种时钟仿真方法、装置、终端设备以及存储介质，本发明实施例提供的时钟仿真方法，在获取到特征参数后，将特征参数输入至芯片中后，芯片中的高电平时间计算单元和低电平时间计算单元分别根据特征参数计算高电平信号的第一时间参数以及低电平信号的第二时间参数，循环输出单元则根据第一时间参数和第二时间参数，交替输出高电平信号以及低电平信号来模拟时钟信号。本发明实施例中用户通过输入时钟信号的特征参数至芯片中，芯片即可模拟出相对应的时钟信号，用户可通过改变特征参数对芯片模拟的时钟信号进行灵活调整，以适应不同业务的需求，本发明实施例解决了现有技术中通过芯片仿真生成的时钟信号适用性较差的技术问题。
- 时钟树综合方法、装置、电子设备及计算机可读存储介质-202211678912.5
- 王毓千;梁洪昌;贺彦铭 - 海光信息技术股份有限公司
- 2022-12-26 - 2023-05-26 - G06F30/396
- 本申请提供一种时钟树综合方法、装置、电子设备及计算机可读存储介质，方法包括：基于芯片中需要进行时钟树综合的各时钟节点的物理位置和命名名称，将所述时钟节点划分为多个偏斜组；其中，所述时钟节点为所述芯片中受时钟信号控制的节点；每个所述偏斜组中包括一个或多个不同的所述时钟节点；对各所述偏斜组之间的时延进行平衡，得到目标设计结构；在所述芯片中使用所述目标设计结构。本申请可以自动进行偏斜组划分，无需依赖IC设计工程师的经验人工进行分组，减少了分组的主观性，同时也减少了分组的耗时时间长，提高了效率。
- 一种构建芯片中时钟树的方法、装置及电子设备-202211500917.9
- 张阳;杨梁 - 龙芯中科技术股份有限公司
- 2022-11-28 - 2023-05-26 - G06F30/396
- 本发明实施例提供一种构建芯片中时钟树的方法、装置及电子设备，本发明实施例通过按照预设规则将目标芯片对应的版图划分为多个区域，每个区域中包括至少一个锚点和至少一个下沉点；以所述版图的源时钟为根节点、各个区域中的锚点为叶子节点构建第一级时钟树，并利用所述第一级时钟树，将所述源时钟推送至各个区域的锚点处；根据各个区域中下沉点的时钟约束信息，在每个区域的锚点处分别克隆一个时钟再生单元，得到第二级时钟树；根据预先设置的第三级时钟树的约束信息构建第三级时钟树，并利用所述第三级时钟树，将所述生成时钟推送至对应区域的下沉点。本发明实施例能够有效降低时钟网络的时钟延迟和时钟功耗，减少芯片走线资源的占用。
- 用于数字芯片版图平衡绕线的方法和装置-202310252106.X
- 邓建儒;姜哲 - 瀚博半导体（上海）有限公司
- 2023-03-16 - 2023-05-16 - G06F30/396
- 本发明提供了一种用于数字芯片版图平衡绕线的方法和装置。其中，该方法通过多次迭代过程，从数字芯片版图上当前物理位置点的集合中获取曼哈顿距离最近的两个物理位置点，作为第一近点与第二近点；然后根据第一近点与第二近点计算得出新公共点；不断迭代直至当前物理位置点的集合中仅剩下一个物理位置点，并将该点作为驱动器连接点，然后将驱动器连接至该驱动器连接点。本发明所提供的技术方案不仅能够保证时钟树在绕线方面的平衡，并且还能够减少使用缓冲器的级数，从而减少由缓冲器带来的时钟功耗，以及因不同工艺、电压和温度条件造成的片上变化。
- 低频数模混合模块时钟结构及扫描链设计方法-202111550219.5
- 刘建峰;周朝旭;韩莹莹;胡石闯;赵仲毅;邱博 - 郑州信大华芯信息科技有限公司
- 2021-12-17 - 2023-05-16 - G06F30/396
- 本发明提供一种低频数模混合模块时钟结构及扫描链设计方法。其中，将所有寄存器按照顺序分为M组，每个寄存器组中所包含的寄存器数量和该寄存器组所对应的驱动单元的可扇出寄存器的最大数保持一致；每个寄存器组中各个寄存器的时钟树结构采用Z‑H时钟结构；M组寄存器之间的时钟结构，具体为：在第一组寄存器的公共路径上无任何时钟缓冲单元，在第二组寄存器的公共路径上添加有一个第二时钟缓冲单元，在第三组寄存器的公共路径上添加有两个第三时钟缓冲单元，以此类推，直到在作为最后一组寄存器的第M组寄存器的公共路径上添加有M‑1个第M时钟缓冲单元。本发明可以将同时翻转的寄存器数量降到最少，降低设计整体功耗和瞬时功耗。
- 电路时钟延迟的校正方法-202011191806.5
- 李翊;李小静;张靖维 - 上海兆芯集成电路有限公司
- 2020-10-30 - 2023-04-25 - G06F30/396
- 一种电路时钟延迟的校正方法，包括排列多个组件；根据组件的位置，产生实际时钟延迟时间；根据组件的位置以及工艺库参数，产生估算时钟延迟时间。比较该实际时钟延迟时间及该估算时钟延迟时间，当实际时钟延迟时间未接近估算时钟延迟时间时，调整组件的位置，并更新实际时钟延迟时间，再比较更新后的实际时钟延迟时间及估算时钟延迟时间，直到更新后的实际时钟延迟时间接近估算时钟延迟时间。
- 片上系统的顶层时钟树结构-201910824725.5
- 马卓;张少华;丁军锋;王飞;田金峰;张弛;李振虎;朱长举;张明;郭御风;宋佳利;薛彤;刘登龙;魏龙文;赵旭野 - 飞腾信息技术有限公司
- 2019-09-02 - 2023-04-18 - G06F30/396
- 本发明提供了一种片上系统的顶层时钟树结构，该片上系统包括多个模块，多个模块包括电源可关断模块，电源可关断模块的tap单元的输入端口为时钟信号接入端口，电源可关断模块的tap单元的第一输出端口连接至电源可关断模块的下一级模块的tap单元的输入端口，电源可关断模块的tap单元的第二输出端口为电源可关断模块的时钟树根节点，能极大的降低顶层时钟树的整体延迟，有利于片上系统不同模块之间接口时序的收敛及优化。
- 一种构建用于集成电路设计的时钟树的方法及装置-201710657076.5
- 陈训亮 - 深圳市中兴微电子技术有限公司
- 2017-08-03 - 2023-04-14 - G06F30/396
- 一种构建用于集成电路设计的时钟树的方法，包括：通过对长完时钟树网表里的寄存器进行时序分析，确定出该网表中出现建立时间违例的目标寄存器组；在源时钟接口下插入一个用于引导时钟树生成方向的时钟缓冲器，所述时钟缓冲器摆放位置为靠近所述目标寄存器组的区域。一种构建用于集成电路设计的时钟树的装置，本方案可以解决在芯片设计中修复长时钟树过长导致的建立时间违例问题。
- 基于寄存器传输电平级的功耗优化方法、系统及相关组件-202110620291.4
- 杨丹 - 湖南国科微电子股份有限公司
- 2021-06-03 - 2023-03-14 - G06F30/396
- 本申请公开了一种基于寄存器传输电平级的功耗优化方法、系统及相关组件，该功耗优化方法包括：获取寄存器传输电平级的待优化架构；在预设场景模式下，对待优化架构进行前仿真，获得仿真结果；利用预设分析软件，对预设场景模式下的仿真结果进行分析，得到冗余反转报告和时钟门控效率报告；利用冗余翻转报告和时钟门控效率报告，确定冗余翻转的逻辑和时钟门控不符合期望的位置，并对待优化架构进行优化。本申请对待优化架构进行前仿真，利用仿真报告直接分析出冗余翻转的逻辑和时钟门控不符合期望的位置并进行优化，准确地找到了冗余功耗点，从而能够进行快速优化，功耗优化耗时明显缩短。
- 一种低功耗时钟树的设计方法-201910849843.1
- 黄鹏程;赵振宇;何小威;马驰远;乐大珩;冯超超;蒋剑锋;余金山 - 中国人民解放军国防科技大学
- 2019-09-09 - 2023-02-10 - G06F30/396
- 本发明公开了一种低功耗时钟树的设计方法，实施步骤包括：准备时钟树以及定制单元，定制单元包括针对各种指定尺寸以及子类型的反相器、缓冲器以及钟控单元定制下拉或上拉驱动降低的定制单元，且定制单元不改变单元输出引脚的位置，不改变引脚的尺寸、并保留单元尺寸不变；从时钟树中获取目标时钟驱动的所有寄存器输入引脚，从寄存器输入引脚开始逐级回溯对目标时钟驱动的路径中的反相器、缓冲器以及钟控单元替换为对应的定制单元；修复时钟树建立时序的扰动。本发明利用电路与版图设计技术、利用布局布线技术，在维持时钟树性能的前提下，降低时钟树的功耗，对现有布局布线流程的影响最小。
- 集成电路的时钟结构的图形化显示方法及装置-202211347965.9
- 黄遽熠 - 北京地平线信息技术有限公司
- 2022-10-31 - 2023-01-31 - G06F30/396
- 本公开实施例公开了一种集成电路的时钟结构的图形化显示方法、装置、计算机可读存储介质及电子设备，其中，该方法包括：获取集成电路的设计文件；从设计文件中提取时钟分频关系信息和时钟属性信息；基于时钟分频关系信息，确定表示多个时钟之间的分频关系的第一时钟结构图；基于时钟分频关系信息和时钟属性信息，确定时钟结构图中的每个时钟节点的时钟描述信息；基于第一时钟结构图和时钟描述信息生成图形化显示页面。本公开实施例实现了自动化地生成用于显示时钟结构图和时钟描述信息的图形化显示页面，有助于使用户方便且准确地获知各个时钟之间的关系和时钟的详细信息，提高集成电路设计的效率。
- 时钟绕线方法、装置以及时钟树-202011349608.7
- 刘晶晶;姚水音 - 海光信息技术股份有限公司
- 2020-11-26 - 2023-01-24 - G06F30/396
- 本公开的实施例提供一种时钟绕线方法、装置以及时钟树。本公开实施例提供的时钟绕线方法包括获取集成电路中各时钟树的布局结构，布局结构包括时钟驱动单元、时钟终点模块以及时钟源；以及根据布局结构中相邻上下级结构之间的位置关系，对相邻上下级结构进行绕线连接以使从时钟源至各时钟终点模块的绕线长度相等。连接相邻上下级结构的绕线沿第一方向和第二方向的至少之一延伸，第一方向与第二方向垂直，位于同一级且连接至同一上级结构的至少两个下级结构中心之间的连线与第一方向和第二方向相交。本公开通过将从时钟源至各时钟终点模块的绕线长度设置为相等，可以实现时钟终点模块之间的总延迟差异最小化。
- 一种应用于特殊时钟树结构的驱动单元-202211290919.X
- 刘海斌;曾艳飞;宋佳;郑礼辉 - 垣芯半导体(上海)有限公司
- 2022-10-21 - 2023-01-13 - G06F30/396
- 本发明涉及集成电路技术领域，一种应用于特殊时钟树结构的驱动单元，包括大驱动单元，用于驱动高层金属的时钟线，将时钟信号传递到特定地方；小驱动单元，用于接收到大驱动单元输送来的时钟信号，将其从高层金属转换到底层金属，本发明的小驱动单元可以抗击电迁移和老化；用于隔离组成大小驱动单元的子驱动单元的场效应管电容单元能改善电压降、提升动态性能，现有技术中做Hspice仿真，不能对任意条件下的转变时间给出精确数值，导致失真，而本发明提供的方法，将整个大驱动单元或小驱动单元当做一个IP，从而可以利用静态时序分析得出各条件下的精确值，做到了全覆盖，不影响芯片良率，同时减少了驱动单元的数量以及降低了时钟树的长度。
- 专利分类
