[发明专利]半导体装置的形成方法在审

专利信息
申请号: 202011182854.8 申请日: 2020-10-29
公开(公告)号: CN112750780A 公开(公告)日: 2021-05-04
发明(设计)人: 林揆伦;陈彦甫;林柏廷;张家源;于雄飞;徐志安 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 隆天知识产权代理有限公司 72003 代理人: 谢强;黄艳
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供半导体装置与其形成方法。方法包括形成鳍状物,且鳍状物自基板延伸;以及沿着鳍状物的上表面与侧壁形成栅极介电层。沿着鳍状物的上表面的栅极介电层的第一厚度,大于沿着鳍状物的侧壁的栅极介电层的第二厚度。
搜索关键词: 半导体 装置 形成 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011182854.8/,转载请声明来源钻瓜专利网。

同类专利
  • 金属零层的制造方法-202210394299.8
  • 雷海波;徐文胜 - 上海华力集成电路制造有限公司
  • 2022-04-14 - 2023-10-27 - H01L21/8238
  • 本发明公开了一种金属零层的制造方法,包括:步骤一、提供完成了前段工艺的源漏形成工艺的半导体衬底,在伪栅极结构之间的区域形成栅极间沟槽;步骤二、在栅极间沟槽的选定区域中形成金属零层截断层;步骤三、在金属零层截断层外的栅极间沟槽中形成金属零层,对金属零层进行回刻使金属零层的顶部表面低于伪栅极结构的顶部表面;步骤四、形成第二氧化层,第二氧化层会将金属零层的顶部表面之上的栅极间沟槽完全填充,进行平坦化工艺将第二氧化层的顶部表面和伪栅极结构的顶部表面相平;步骤五、将伪栅极结构并替换为第二栅极结构。本发明能减少中段制程对前段制程中的源漏区损伤以及减少金属栅工艺环的热负载,能降低金属零层和源漏区接触电阻。
  • 一种半导体器件的制造方法-202310878725.X
  • 李永亮;赵飞;罗军;王文武 - 中国科学院微电子研究所
  • 2023-07-17 - 2023-10-24 - H01L21/8238
  • 本发明公开了一种半导体器件的制造方法,涉及半导体技术领域,以降低CFET器件的集成难度,提高CFET器件的良率。所述半导体器件的制造方法包括:在半导体基底上形成依次层叠设置的至少一层叠层、半导体隔离层和半导体层。在半导体层上依次形成材料不同的第一掩膜图案和第二掩膜图案。在第一掩膜图案和第二掩膜图案的掩膜作用下,至少对层叠设置的至少一层叠层、半导体隔离层和半导体层进行图案化处理。去除第一掩膜图案;并在第二掩膜图案的掩膜作用下,至少对半导体层进行图案化处理。基于第一鳍状结构制造具有[100]晶向的沟道的N型环栅晶体管;并基于第二鳍状结构制造具有[110]晶向的沟道的P型环栅晶体管。
  • 减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法-202310960964.X
  • 姜林鹏;安苏阳 - 上海华力集成电路制造有限公司
  • 2023-08-01 - 2023-10-24 - H01L21/8238
  • 本发明提供一种减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法,提供衬底,衬底上形成有STI以定义出有源区,有源区上形成有多个栅极叠层结构及其对应的源、漏区;在衬底上形成覆盖STI、栅极叠层结构的第一刻蚀阻挡层,之后刻蚀刻蚀阻挡层使其部分保留在STI的上方;利用光刻和刻蚀在源、漏区上形成沟槽;在沟槽的底部形成外延层,之后形成覆盖栅极叠层的层间介质层。本发明通过在曝光之前先沉积一层第一刻蚀阻挡层,然后经过湿法或者干法刻蚀去除掉部分第一刻蚀阻挡层,在浅沟槽处留有部分第一刻蚀阻挡层,在刻蚀时就实现了鳍上形成沟槽时减少了浅沟槽隔离区域的硅氧化物损失量,为层间介质层沉积以及化学机械研磨预留了足够的工艺窗口。
  • 半导体元件及其制作方法-202210356920.1
  • 李国兴;薛胜元;康智凯;林俊贤;白启宏 - 联华电子股份有限公司
  • 2022-04-01 - 2023-10-24 - H01L21/8238
  • 本发明公开一种半导体元件及其制作方法,其中该制作半导体元件的方法主要包括先提供一基底包含第一NMOS区域、第一PMOS区域、第二NMOS区域、第二PMOS区域以及一MOS电容区,然后形成一鳍状结构NMOS晶体管于该第一NMOS区域,形成一鳍状结构PMOS晶体管于该第一PMOS区域,形成一平面型NMOS晶体管于该第二NMOS区域,形成一平面型PMOS晶体管于该第二PMOS区域,再形成一平面型MOS电容于该MOS电容区。
  • 存储器及其制备方法-202110773760.6
  • 杨蒙蒙;李晓杰;王晓玲 - 长鑫存储技术有限公司
  • 2021-07-08 - 2023-10-24 - H01L21/8238
  • 本申请实施例提供一种存储器及其制备方法,其中,所述方法包括:提供一衬底;其中,所述衬底包括第一N型有源区和第一P型有源区;形成覆盖所述第一P型有源区的外延层;其中,所述外延层显露所述第一N型有源区;形成覆盖所述第一N型有源区的第一栅介质层,同时形成覆盖所述外延层的第二栅介质层;其中,所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同;形成覆盖所述第一栅介质层的第一栅极,以形成第一NMOS器件;形成覆盖所述第二栅介质层的第二栅极,以形成第一PMOS器件。
  • 半导体器件的制造方法-201810677304.X
  • 金柱然;张亨淳;尹钟密;河泰元 - 三星电子株式会社
  • 2014-04-16 - 2023-10-20 - H01L21/8238
  • 本发明公开了一种半导体器件,其包括:衬底,其包括第一有源区、第二有源区和第一和第二有源区之间的场区;以及栅极结构,其形成在衬底上,以跨越第一有源区、第二有源区和场区。栅极结构包括彼此直接接触的p型金属栅电极和n型金属栅电极,p型金属栅电极从第一有源区朝着第二有源区延伸不到第一有源区与第二有源区之间的距离的一半。
  • 开关LDMOS器件的制造方法-202010817030.7
  • 张晗;杨新杰;金锋;乐薇 - 上海华虹宏力半导体制造有限公司
  • 2020-08-14 - 2023-10-20 - H01L21/8238
  • 本申请公开了一种开关LDMOS器件的制造方法,涉及半导体制造领域。该方法包括在衬底上形成有源区;在CMOS区域形成CMOS器件的第一阱区;在衬底表面形成栅氧化层;形成CMOS器件的栅极和开关LDMOS器件的栅极;在开关LDMOS区域形成开关LDMOS器件的第二阱区,第一阱区与第二阱区不相同;形成开关LDMOS器件的高压掺杂区;形成器件的栅极侧墙;形成CMOS器件和开关LDMOS器件的源区、漏区;解决了目前集成制作CMOS器件和开关LDMOS器件,开关LDMOS器件的性能受到CMOS器件限制的问题;达到了提升开关LDMOS器件的性能,满足新的应用场景的效果。
  • 半导体结构的形成方法-202310815440.1
  • 张书浩;汪恒 - 长鑫存储技术有限公司
  • 2023-07-03 - 2023-10-17 - H01L21/8238
  • 本公开提供的半导体结构的形成方法,包括:提供半导体衬底,半导体衬底包括NMOS区域和PMOS区域;于NMOS区域和PMOS区域中形成依次堆叠的栅氧化层、高K介质层和第一功函数调节结构;去除PMOS区域中的第一功函数调节结构;采用氧气或氧等离子体对PMOS区域中的高K介质层进行处理,以减少PMOS区域中的高K介质层中的氧空位;于PMOS区域中的高K介质层上形成第二功函数调节结构;于NMOS区域和PMOS区域形成栅极层和盖层;于NMOS区域形成第一栅极堆叠结构,并同时于PMOS区域形成第二栅极堆叠结构;在第一栅极堆叠结构和第二栅极堆叠结构的侧壁形成隔离层。本公开能够同时降低NMOS晶体管和PMOS晶体管的阈值电压。
  • 半导体结构及其形成方法-202010305031.3
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2020-04-17 - 2023-10-17 - H01L21/8238
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,基底包括衬底、分立于衬底上的多个沟道叠层,沟道叠层包括第一沟道层和位于第一沟道层上的第二沟道层,第一沟道层和第二沟道层的材料不同,基底包括第一区域和第二区域,沟道叠层位于第一区域和第二区域中;在沟道叠层露出的衬底上形成层间介质层,层间介质层中形成有露出沟道叠层的栅极开口;去除第一区域的栅极开口中的第二沟道层;去除第二区域的栅极开口中的第一沟道层;形成包围剩余的第一沟道层和第二沟道层的栅极结构。本发明实施例,使得第一区域和第二区域的晶体管的沟道区的材料不同,以满足不同晶体管的性能需求,进而优化半导体结构的电学性能。
  • 半导体结构及其形成方法-202010175906.2
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2020-03-13 - 2023-10-17 - H01L21/8238
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,包括相邻接的第一区域和第二区域,第一区域用于形成第一型晶体管,第二区域用于形成第二型晶体管,第一型晶体管的导电类型与第二型晶体管的导电类型不同;在第一区域的基底上形成具有第一型离子的第一掺杂层;在第二区域的基底上形成具有第二型离子的第二掺杂层;去除第一掺杂层和第二掺杂层交界处的第一掺杂层和第二掺杂层,形成露出基底的开口;形成开口后,在第一掺杂层上形成第一半导体沟道柱,在第二掺杂层上形成第二半导体沟道柱的过程中,第一掺杂层中的第一型离子不易扩散到第二掺杂层,第二掺杂层中的第二型离子不易扩散到第一掺杂层,有利于提高半导体结构的电学性能。
  • 用于形成互连的垂直沟道器件和半导体结构的方法-201810456409.2
  • J·博迈尔斯 - IMEC 非营利协会
  • 2018-05-14 - 2023-10-17 - H01L21/8238
  • 根据本发明的概念的一方面,提供了一种用于在半导体结构上形成互连的垂直沟道器件的方法,该互连的垂直沟道器件包括从第一底电极区延伸的第一垂直沟道结构以及从第二底电极区延伸的第二垂直沟道结构,第一和第二垂直沟道结构从覆盖第一和第二底电极区的介电层突出,该方法包括:形成露出第一底电极区的第一孔洞以及露出第二底电极区的第二孔洞,第一和第二孔洞垂直延伸穿过介电层,以及在介电层上形成包括分立图案部分的集合的导电图,其中形成该导电图包括:形成第一图案部分,该第一图案部分包括包裹在第一垂直沟道结构的突出部周围的第一栅部、被布置在第二孔洞中的第一底电极接触部、以及在第一底电极接触部与第一栅部之间延伸的第一交叉耦合部,以及形成第二图案部分,该第二图案部分包括包裹在第二垂直沟道结构的突出部周围的第二栅部、被布置在第一孔洞中的第二底电极接触部、以及在第二底电极接触部与第二栅部之间延伸的第二交叉耦合部。
  • 半导体装置及其制造方法-202310662727.5
  • 詹贵麟;颜甫庭;彭羽筠;林耕竹 - 台湾积体电路制造股份有限公司
  • 2023-06-06 - 2023-10-13 - H01L21/8238
  • 一种半导体装置及其制造方法,包括一种后沉积处理可以施加在原子层沉积(atomic layer deposition,ALD)沉积的膜层上,以封闭位于表面处的一或多个缝隙。缝顶处理可以物理性合并缝隙的两侧,使表面表现为一种连续的材料,以容许在膜层的表面上以实质上一致的速率进行蚀刻。缝顶处理可用于合并半导体结构中原子层沉积(ALD)沉积膜层的缝隙,如栅极全绕式场效晶体管(gate‑all‑around field effect transistor,GAAFET)。
  • 半导体结构及其形成方法-202310998207.1
  • 李浩南;张永杰;周永昌;黄晓辉;董琪琪 - 飞锃半导体(上海)有限公司
  • 2023-08-08 - 2023-10-13 - H01L21/8238
  • 本申请提供一种半导体结构及其形成方法,所述形成方法包括:提供半导体衬底,所述半导体衬底包括第一器件区和第二器件区;在所述第一器件区和第二器件区的半导体衬底上形成第一掺杂区和第二掺杂区;在所述第一器件区形成埋层,并在所述第二器件区形成第三掺杂区;形成第一阱区、第二阱区和第三阱区;在所述第一阱区中形成第一源区和第一漏区,并在所述第三阱区中形成第三源区和第四源区;在所述第二阱区中形成第二源区和第二漏区;刻蚀所述第三源区和所述第四源区间的所述第三阱区以及部分所述第三掺杂区和所述第一掺杂区,形成栅极沟槽;形成第一栅极结构,第二栅极结构以及第三栅极结构。所述半导体结构及其形成方法能够实现VDMOS、CMOS及JBS的集成。
  • 一种半导体器件及其制作方法-202010402582.1
  • 李永亮;程晓红;张青竹;王文武 - 中国科学院微电子研究所
  • 2020-05-13 - 2023-10-13 - H01L21/8238
  • 本发明公开一种半导体器件及其制作方法,涉及半导体技术领域,以减少PMOS器件中导电沟道的缺陷,提高半导体器件的性能。所述半导体器件的制作方法包括:提供一衬底,衬底包括N阱区和P阱区。在衬底上形成第一半导体材料层,第一半导体材料层至少覆盖在P阱区上。在衬底上形成第二半导体材料层,第二半导体材料层覆盖在N阱区上。第二半导体材料层所含有的材料不同于第一半导体材料层所含有的材料。在衬底上形成至少两个鳍状结构。在相邻鳍状结构之间形成浅槽隔离层。所述半导体器件采用上述半导体器件的制作方法制作形成。
  • MOS晶体管的制备方法-202311133679.7
  • 阳清;郑大燮 - 合肥晶合集成电路股份有限公司
  • 2023-09-05 - 2023-10-10 - H01L21/8238
  • 本发明提供了一种MOS晶体管的制备方法,包括:提供衬底,衬底包括第一电压区、第二电压区及第三电压区,且第一电压区的电压、第二电压区的电压及第三电压区的电压依次递增;执行第一掺杂工艺,以在第一电压区、第二电压区及第三电压区中形成阱区;在第一电压区、第二电压区及第三电压区上均形成栅极结构,且第一电压区上的相邻两个栅极结构的间距、第二电压区上的相邻两个栅极结构的间距及第三电压区上的相邻两个栅极结构的间距依次递增;以及,执行第二掺杂工艺,以在阱区中形成轻掺杂区。本发明能够简化工序及节约制备成本。
  • 半导体器件以及制造半导体器件的方法-201880085524.1
  • 杰弗里·史密斯;苏巴迪普·卡尔 - 东京毅力科创株式会社
  • 2018-12-03 - 2023-10-10 - H01L21/8238
  • 一种制造半导体器件的方法,包括:提供衬底,该衬底上具有基础鳍片结构,该基础鳍片结构包括:第一堆叠部,其用于形成第一环绕式栅极(GAA)晶体管的沟道,该第一堆叠部包括第一沟道材料;第二堆叠部,其用于形成第二GAA晶体管的沟道,该第二堆叠部包括第二沟道材料;以及牺牲部,其将第一堆叠部与第二堆叠部分开,其中,第一沟道材料、第二通道材料和牺牲材料具有彼此不同的化学组成;使基础鳍片结构的侧面露出以进行各向同性蚀刻处理,该各向同性蚀刻处理选择性地对第一沟道材料、第二沟道材料和牺牲材料中的一种进行蚀刻;以及分别在第一沟道材料和第二沟道材料周围形成第一GAA栅极结构和第二GAA栅极结构。
  • 晶体管和用于制作晶体管的方法-201811419446.2
  • J·H·张 - 意法半导体公司
  • 2015-01-07 - 2023-10-03 - H01L21/8238
  • 本发明涉及晶体管和用于制作晶体管的方法。在提供有掩埋氧化层(BOX)的绝缘体上硅(SOI)半导体晶片上,例如FD‑SOI和UTBB器件,构造具有部分凹陷栅极的晶体管。外延生长的沟道区域放松了对掺杂源极和漏极分布的设计的约束。部分凹陷栅极和抬升的外延的源极和漏极区域的形成允许进一步地改善晶体管性能和降低比如漏极致势垒降低(DIBL)的短沟道效应,以及控制特有的亚阈值斜率。由先进工艺控制协助,可以变化栅极凹陷以相对于掺杂分布将沟道置于不同的深度。部分凹陷栅极具有最初与栅极的三个侧面相接触地形成的相关的高k栅极电介质。随后去除高k侧壁以及用更低k的氮化硅封料替代降低了在栅极与源极和漏极区域之间的电容。
  • 半导体结构及其形成方法-202310684230.3
  • 陈思桦;林政明;尤韦翔;何韦德;温伟源;廖思雅 - 台湾积体电路制造股份有限公司
  • 2023-06-09 - 2023-09-29 - H01L21/8238
  • 提供了半导体结构及其形成方法。在一个实施例中,一种示例性方法包括:在衬底上方形成与半导体鳍接合的伪栅极堆叠件,在衬底上方共形地沉积第一介电层,在第一介电层上方共形地沉积第二介电层,回蚀刻第一介电层和第二介电层,以形成沿着伪栅极堆叠件的侧壁表面延伸的栅极间隔件,栅极间隔件包括第一介电层和第二介电层,在半导体鳍中及半导体鳍上方并且邻近伪栅极堆叠件形成源极/漏极部件,并且用栅极结构替换伪栅极堆叠件,其中,第一介电层的介电常数小于氧化硅的介电常数,并且第二介电层比第一介电层更不容易被氧化。
  • 半导体器件及其制备方法、电子设备-202210284461.0
  • 雷电;刘熹;王洪娟;许耀文 - 华为技术有限公司
  • 2022-03-22 - 2023-09-29 - H01L21/8238
  • 本申请提供一种半导体器件及其制备方法、电子设备,涉及半导体技术领域,用于半导体器件在平坦化工艺后表面高低不平的问题,以提高半导体器件的良率。半导体器件的制备方法包括,在衬底上形成多条鳍;形成位于第一区域的多条第一牺牲栅和位于第二区域的多条第二牺牲栅;形成层间介质层。平坦化所述层间介质层,以暴露所述多条第一牺牲栅和所述多条第二牺牲栅远离所述衬底的表面。形成隔离结构,所述隔离结构将所述鳍分割成位于所述多条第一牺牲栅下方的第一鳍和位于所述多条第二牺牲栅下方的第二鳍,所述隔离结构围绕多条所述第一鳍和所述多条第一牺牲栅。上述半导体器件应用于电子器件中,以提高电子器件的良率。
  • 一种肖特基结源漏CMOS finFET及其制作方法-202111671684.4
  • 刘战峰 - 无锡物联网创新中心有限公司
  • 2021-12-31 - 2023-09-29 - H01L21/8238
  • 本发明涉及集成电路制作技术领域,具体公开了一种肖特基结源漏CMOS finFET,其中,包括:底层电路和设置在底层电路上的至少一层顶层电路,底层电路与顶层电路之间、以及每相邻两层顶层电路之间均设置第一介质层,每层顶层电路均包括源极金属、漏极金属和栅极金属,源极金属和漏极金属分别位于栅极金属的两侧,源极金属和漏极金属形成肖特基结,栅极金属的表面设置第二介质层,第二介质层、源极金属和漏极金属的表面均设置第一绝缘层,第一绝缘层的表面设置金属屏蔽层,金属屏蔽层的表面形成第二绝缘层。本发明还公开了一种肖特基结源漏CMOS finFET的制作方法。本发明提供的肖特基结源漏CMOS finFET能够优化CMOS电路的性能。
  • 半导体结构及其形成方法-202110759799.2
  • 黄娟娟;白杰 - 长鑫存储技术有限公司
  • 2021-07-05 - 2023-09-29 - H01L21/8238
  • 本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:提供衬底,所述衬底包括用于形成PMOS晶体管的第一区域和用于形成NMOS晶体管的第二区域;形成沟道层于所述衬底的所述第一区域表面;调整所述沟道层的氧化速率,以降低所述沟道层的氧化速率与所述衬底的氧化速率之间的差异;氧化所述衬底的所述第二区域表面和所述沟道层,形成覆盖于所述沟道层表面的第一过渡氧化层和覆盖于所述衬底的所述第二区域表面的第二过渡氧化层。本发明降低所述沟道层与所述衬底之间氧化速率的差异,使得覆盖于所述沟道层上的第一过渡氧化层和覆盖于所述衬底的所述第二区域表面的第二过渡氧化层保持一致的厚度。
  • 半导体装置及其制造方法-202210987759.8
  • 林秀和 - 铠侠股份有限公司
  • 2022-08-17 - 2023-09-22 - H01L21/8238
  • 本发明涉及一种半导体装置及其制造方法。根据一实施方式,半导体装置的制造方法包含如下步骤:在第1衬底上形成第1膜;在所述第1膜内的第1部分形成多孔层,并在所述第1膜内的第2部分形成非多孔层;在所述第1膜上形成包含第1器件的第2膜;在第2衬底上形成包含第2器件的第3膜;及使所述第1衬底的所述第2膜与所述第2衬底的所述第3膜对向地贴合。进而,所述半导体装置包含第1区域与第2区域。进而,所述第1器件与所述第2器件位于所述第1区域,所述第1部分跨及所述第1区域与第2区域而配置,所述第2部分位于所述第2区域。
  • 用于功函数工程的三层高k栅极介电堆叠-202110644015.1
  • 张家源;赖德洋;林揆伦;于雄飞;徐志安;林宗达;侯承浩 - 台湾积体电路制造股份有限公司
  • 2021-06-09 - 2023-09-22 - H01L21/8238
  • 本公开提供了用于功函数工程的三层高k栅极介电堆叠。一种形成半导体结构的方法包括:分别在衬底的NMOS区域和PMOS区域中提供第一沟道层和第二沟道层;在第一沟道层和第二沟道层上方沉积包括氧化铪的第一层;在第二沟道层上方而不在第一沟道层上方形成第一偶极图案;通过退火将来自第一偶极图案的第一金属驱动到第一层中;去除第一偶极图案;在第一层上方以及在第一沟道层和第二沟道层上方沉积包括氧化铪的第二层;在第二层和第一沟道层上方而不在第二沟道层上方形成第二偶极图案;通过退火将来自第二偶极图案的第二金属驱动到第二层中;去除第二偶极图案;以及在第二层上方以及在第一沟道层和第二沟道层上方沉积包含氧化铪的第三层。
  • 栅极环绕半导体器件及其制作方法-201810374721.7
  • 权兑勇;权五成 - 三星电子株式会社
  • 2018-04-24 - 2023-09-22 - H01L21/8238
  • 本发明提供一种栅极环绕半导体器件及其制作方法。所述方法包括:提供如下所述的半导体衬底,栅极开口包括有源鳍与一个相邻的栅极环绕沟道之间以及两个相邻的栅极环绕沟道之间的栅极空间;在第一及第二区中在栅极开口的底部及侧壁上及在栅极环绕沟道上及围绕栅极环绕沟道形成填充栅极空间的第一部分的介电层;在第一及第二区中在介电层上形成填充栅极空间的第一功函数金属;在第一及第二区中形成第一碳基掩模以覆盖栅极环绕沟道;在第一及第二区中在第一碳基掩模上形成第二碳基掩模至高于栅极开口;移除第二区中的第一及第二碳基掩模;使用第一及第二碳基掩模进行蚀刻移除第二区中的第一功函数金属;移除第一及第二碳基掩模;形成第二功函数金属。
  • 半导体结构的制备方法及半导体结构-202310943290.2
  • 刘欣然;徐亚超;张瑞奇;严勋 - 长鑫科技集团股份有限公司
  • 2023-07-27 - 2023-09-19 - H01L21/8238
  • 本公开提供了一种半导体结构的制备方法,其包括:提供衬底,衬底包括阵列区、第一外围区和第二外围区;在衬底上形成依次层叠的第一硬掩模层和第二硬掩模层,第一硬掩模层和第二硬掩模层均具有露出第一外围区的开口,第一硬掩模层的材料不同于第二硬掩模层的材料;以第二硬掩模层为掩模,在第一外围区上形成第一外延层,第一外延层的材料不同于衬底的材料;去除第二硬掩模层;以第一硬掩模层为掩模,在第一外延层上形成第二外延层,第二外延层的材料不同于第一外延层的材料;以及,去除第一硬掩模层。
  • 半导体器件、制作方法及三维存储器-202110478889.4
  • 刘福海 - 长江存储科技有限责任公司
  • 2021-04-30 - 2023-09-19 - H01L21/8238
  • 本发明提供了一种半导体器件、制作方法及三维存储器,半导体器件的制作方法,包括:提供衬底,衬底包括至少一个NMOS区域和PMOS区域,PMOS区域包括至少一个栅极结构;在栅极结构两侧形成第一沟槽和第二沟槽;在第一沟槽和第二沟槽中外延生长硅锗层,以使硅锗层填充第一沟槽的部分和硅锗层填充第二沟槽的部分其中一个为源极,另一个为漏极,硅锗层包括P型材料;在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区,通过在栅极结构下方靠近硅锗层填充第一沟槽的部分处形成有倾斜注入的第一P型掺杂区,以改善PMOS器件的读写速度和一致性,从而提高半导体器件的读写速度和集成度。
  • 降低NMOS阈值电压的方法-202310946230.6
  • 康乐乐;于泽笑 - 上海华力集成电路制造有限公司
  • 2023-07-28 - 2023-09-15 - H01L21/8238
  • 本发明提供一种降低NMOS阈值电压的方法,提供衬底,衬底上形成有侧墙以定义出NMOS区域、PMOS区域,NMOS区域上形成有NMOS结构,NMOS区域、PMOS区域上形成有自下而上依次堆叠的栅氧化层、高K介质层和第一隔离层,NMOS区域上形成有伪栅层,PMOS区域上形成有PMOS金属栅结构;形成覆盖NMOS区域、PMOS区域上的氮化钛硬掩膜层,在硬掩膜层上形成帽氧化层,在帽氧化层上依次形成底部抗反射涂层、光刻胶层,之后光刻打开NMOS区域上方的底部抗反射涂层、光刻胶层,使得其下方的帽氧化层裸露;刻蚀去除裸露的帽氧化层及其下方的氮化钛硬掩膜层、伪栅层形成沟槽。本发明改善了N、P分离金属栅的NMOS器件阈值电压偏高的问题,降低了NMOS器件的阈值电压。
  • 侧墙厚度控制方法-202310885300.1
  • 周琼;刘张李;王妍 - 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司
  • 2023-07-18 - 2023-09-15 - H01L21/8238
  • 一种侧墙厚度控制方法,包括:提供待处理晶圆;在所述待处理晶圆表面形成若干第一图形结构;获取所述第一图形结构的第一形貌复杂度值;采用形貌复杂度与侧墙厚度模型,根据所述第一形貌复杂度值获取侧墙厚度模拟值;根据所述侧墙厚度模拟值与期望厚度,获取目标侧墙工艺;采用所述目标侧墙工艺在所述若干第一图形结构侧壁形成第一侧墙,所述第一侧墙的厚度达到所述期望厚度,利于降低工艺周期,进而降低生产成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top