[发明专利]广告的推荐方法在审

专利信息
申请号: 202011179967.2 申请日: 2020-10-29
公开(公告)号: CN112596700A 公开(公告)日: 2021-04-02
发明(设计)人: 詹俊鲲 申请(专利权)人: 重庆无缝拼接智能科技有限公司
主分类号: G06F7/57 分类号: G06F7/57;G06F17/16;H04W4/06
代理公司: 深圳市科冠知识产权代理有限公司 44355 代理人: 梁珣
地址: 400000 重庆市*** 国省代码: 重庆;50
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供了一种广告的智能推荐方法,该方法包括:所述5G芯片获取目标对象的权值向量,提取待推荐的多个广告,对多个广告进行特征提取得到多个输入矩阵,将多个输入矩阵以及权值向量输入给人工智能芯片的主处理电路,通过人工智能芯片执行广告推荐运算得到推荐的广告。本申请提供的技术方案具有用户体验度高的优点。
搜索关键词: 广告 推荐 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆无缝拼接智能科技有限公司,未经重庆无缝拼接智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011179967.2/,转载请声明来源钻瓜专利网。

同类专利
  • 支持包级运算的浮点乘加单元及其应用方法-202310713118.8
  • 黄立波;谭弘兵;王永文;郭辉;郑重;雷国庆;王俊辉;郭维;邓全;隋兵才;孙彩霞;常俊胜;沈俊忠 - 中国人民解放军国防科技大学
  • 2023-06-15 - 2023-09-29 - G06F7/57
  • 本发明公开了一种支持包级运算的浮点乘加单元及其应用方法,本发明的浮点乘加单元,包括数据预处理模块、尾数乘法模块、指数差值模块、加数对阶移位模块、加法模块、前导零计算模块、规格化移位模块、尾数舍入模块、指数调整模块以及输出处理模块,其中为了支持包级运算和多种精度数据格式,乘加单元在传统的双精度浮点乘加单元结构进行了修改,主要对尾数乘法模块、指数差值模块以及加法模块进行了修改。本发明旨在不影响人工智能算力的基础上,减缓因迭代计算导致的高精度浮点数的性能损失,能够以更低硬件开销实现对高性能计算和人工智能应用的支持,不需要编译器做更多的适配支持。
  • 支持不同计算模式的单比特脉动阵列结构-202310750524.1
  • 乔树山;张默寒;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
  • 2023-06-25 - 2023-09-29 - G06F7/57
  • 本发明公开一种支持不同计算模式的单比特脉动阵列结构,包括选择电路和呈阵列排布的多个脉动阵列单元。每个脉动阵列单元由一个输入寄存器,一个权重寄存器,三个非门,三个三输入与门,一个三输入或门,一个累加器和一个部分和寄存器组成,所述选择电路与脉动阵列结构中最后一行脉动阵列单元的累加器连接。本发明使用逻辑门对单比特的计算进行了处理,使用计算模式选择信号实现不同的计算方案,从而提高了脉动阵列对于不同计算模式的适应性。
  • 存算电路、方法、装置、介质及电子设备-202310596029.X
  • 周煜梁;刘业帆 - 昕原半导体(上海)有限公司
  • 2023-05-24 - 2023-09-05 - G06F7/57
  • 本申请提供一种存算电路、方法、装置、介质及电子设备。所述存算电路包括:若干条横向设置的字线;若干条纵向设置的位线,所述位线与各所述字线的相交处均设有存储单元,所述位线上还有与所述存储单元电连接的控制单元和运算电路,所述存储单元包括:存储元件和第一选择元件,所述控制单元设于所述存储单元和所述运算电路之间,所述控制单元包括第二选择元件和电压控制模块,所述电压控制模块用于控制所述第二选择元件导通或关断,所述运算电路的工作状态由所述运算电路对应的第二选择元件的工作状态和与所述运算电路对应的存储元件的阻态决定。所述存算电路相比于现有电路具有功耗低、面积小的优点。
  • 数据处理电路和电子设备-202310353252.1
  • 伍一丰;曹元;林友志 - 荣耀终端有限公司
  • 2023-04-04 - 2023-09-05 - G06F7/57
  • 本申请公开了一种数据处理电路和电子设备,用于提高传感数据进行AI运算的处理速度并降低功耗。数据处理电路包括:存算一体处理器和算术运算单元;存算一体处理器包括多组存算阵列,存算阵列中的存算单元用于存储神经网络模型各层的网络参数;算术运算单元,用于实现神经网络模型的非线性运算;多组存算阵列,用于将来自传感器的传感数据与神经网络模型中各层的权重进行乘累加运算。
  • 一种计算引擎、数据处理方法、设备及存储介质-202310248275.6
  • 张凯;柴森;唐婧文 - 紫光同芯微电子有限公司
  • 2023-03-15 - 2023-09-01 - G06F7/57
  • 本申请提供了一种计算引擎、数据处理方法、设备及存储介质,该计算引擎包括:至少一个高级运算单元、状态查询单元和至少一个逻辑运算单元,至少一个高级运算单元与状态查询单元连接,状态查询单元与至少一个逻辑运算单元连接;至少一个高级运算单元,用于获取待处理数据;状态查询单元,用于查询至少一个逻辑运算单元的状态,获得处于空闲状态的逻辑运算单元;处于空闲状态的逻辑运算单元,用于接收并处理待处理数据,获得数据处理结果;至少一个高级运算单元,还用于接收数据处理结果。该计算引擎可以有效减少逻辑运算单元的数量,实现高级运算单元所需的逻辑运算单元共通共用、灵活分配,降低计算引擎面积,进一步降低成本,同时易于设计。
  • 数据处理的方法、装置及雷达传感器-202211201288.X
  • 唐然;叶景成;朱砚 - 加特兰微电子科技(上海)有限公司
  • 2022-09-29 - 2023-08-22 - G06F7/57
  • 本发明提供了一种数据处理的方法,可应用对预设数据序列进行直方图统计,所述预设数据序列中的各个数据均包括指数部分及尾数部分,所述方法包括:对所述预设数据序列进行归一化处理,获得各个数据的第一指数及第一尾数;根据各个数据的第一指数及第一尾数生成寄存器地址;以及根据所述寄存器地址调整对应寄存器内的数值。本发明所提供的数据处理的方法,可适用于如ADC采样数据等定点非负实数数据、二维FFT功率数据等浮点非负实数数据,以及其他类型数据统计排序的过程中,该方法所进行的分类统计的速度快、运算复杂度低,提高了数据的处理效率。
  • 算术逻辑单元-201811377785.9
  • 吉尔·伊斯雷尔·多贡;尤斯·阿尔贝里;约瑟夫·克雷宁 - 无比视视觉技术有限公司
  • 2013-10-31 - 2023-08-18 - G06F7/57
  • 本发明涉及一种算术逻辑单元ALU,其包括被连接到多个数据通道以驱动第一数据到数据通道的第一路由网格;被连接到数据通道以驱动第二数据到数据通道的第二路由网格。每个数据通道包括多个,例如N个,函数单元,函数单元具有来自第一路由网格的第一输入和来自第二路由网格的第二输入。函数单元成对地计算在各自的第一输入上的相应的第一数据和在各自的第二输入上的相应的第二数据的函数。每个数据通道包括具有适于从函数单元接收K′位每字的输入的缩减单元。缩减单元被配置为执行缩减操作,该缩减操作被配置为输出具有缩减了数目的J′位每通道的输出结果,其中J′小于N乘以K′。
  • 一种百年星期自动计算电路-202221019202.7
  • 任勇;邵金莎;赵双龙 - 杭州晶华微电子股份有限公司
  • 2022-04-29 - 2023-08-18 - G06F7/57
  • 本实用新型提供一种百年星期自动计算电路,包括闰年判断模块、码值转换模块、除4运算模块、月份修正译码模块、求和计算模块、对7求余模块,所述百年星期自动计算电路对输入的年值year、月值month、日值day进行运算,输出该天对应的星期值week。本实用新型的百年星期自动计算电路,通过对各类逻辑电路及计算模块的组合,能够实现2000~2099百年之内的星期值的计算。
  • 浮点数乘法计算的方法、装置和算术逻辑单元-202310511127.9
  • 林腾毅;潘秋萍;沈胜宇;徐晓忻;张伟 - 华为技术有限公司
  • 2019-12-31 - 2023-08-15 - G06F7/57
  • 本申请实施例公开了一种浮点数乘法计算的方法、装置和算术逻辑单元,属于数据处理领域。所述方法包括:获取多个待计算的第一精度浮点数;对每个待计算的第一精度浮点数进行分解,得到至少两个第二精度浮点数,其中,所述第二精度浮点数的精度低于所述第一精度浮点数的精度;确定各种由分解自不同的第一精度浮点数的两个第二精度浮点数组成的组合;将每种组合中的第二精度浮点数输入第二精度乘法器中,得到每种组合对应的中间计算结果;基于每种组合对应的中间计算结果,确定所述多个待计算的第一精度浮点数的计算结果。采用本申请,可以节省计算资源。
  • 一种可扩展的BFloat16点乘运算器及微处理器-202310608760.X
  • 黄立波;张京;郭辉;郑重;郭维;王永文;雷国庆;王俊辉;邓全;隋兵才;倪晓强;孙彩霞;沈俊忠 - 中国人民解放军国防科技大学
  • 2023-05-25 - 2023-07-18 - G06F7/57
  • 本发明公开了一种可扩展的BFloat16点乘运算器及微处理器,所述可扩展的BFloat16点乘运算器包括以4项点乘单元为基础单元通过组合求和的方式连接的点乘运算单元,所述4项点乘单元包括输入处理模块、尾数乘法模块、指数处理模块、符号位逻辑模块、尾数对齐模块、尾数取补模块、尾数加法模块、前导零计数器、规格化模块、舍入模块以及输出寄存器,且上述部件形成三级流水段结构,且第一级流水段、第二级流水段和第三级流水段在3个时钟周期完成1次4项点乘运算。本发明旨在实现一种可扩展的BFloat16点乘运算硬件架构以解决深度学习模型中点乘运算存在很长的计算延迟,影响模型训练和推理速度的问题。
  • 乘加器的控制方法、装置、计算机设备和存储介质-202310052008.1
  • 裴京;王松;马骋;李博文;于秋爽;徐海峥 - 清华大学
  • 2023-02-02 - 2023-07-07 - G06F7/57
  • 本申请涉及一种乘加器的控制方法、装置、计算机设备和存储介质。所述方法包括:获取输入神经网络的数据信息;所述数据信息包括数据的数据内容、所述数据的位宽、以及所述数据的计算模式;基于所述数据的位宽、以及所述数据的计算模式,设置芯片的使能信号,并基于所述使能信号,确定所述芯片的三维乘加器阵列中用于计算的使能组的乘加器;将所述数据内容输入所述三维乘加器阵列,通过所述使能信号,控制所述三维乘加器阵列中用于计算的使能组的乘加器进行累加计算,得到所述数据信息的计算结果。采用本方法能够提升了芯片对不同位宽的数据信息的计算效率。
  • 一种约翰逊计数器装置-201810945752.3
  • 李林;李停;傅豪;张远;温建新 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
  • 2018-08-20 - 2023-06-30 - G06F7/57
  • 本发明提供一种约翰逊计数器装置,包括:约翰逊计数器,所述约翰逊计数器工作在第一时钟下,并用于寄存所述约翰逊计数器装置在第一时钟的当前时钟周期的计数值;以及累加器,连接至所述约翰逊计数器,所述累加器对所述约翰逊计数器在第一时钟的当前时钟周期的计数值进行在约翰逊计数器码域作累加处理后,反馈至所述约翰逊计数器作为第一时钟的下一时钟周期的计数值,其中,所述约翰逊计数器和所述累加器的位宽由参数定义,且所述约翰逊计数器的位宽大于等于所述累加器的位宽。本发明提供的约翰逊计数器装置,能够减少硬件资源和系统延时响应,同时还具有灵活性。
  • 一种计算x(x+1)的专用加速器及加速计算装置-202310270258.2
  • 尚德龙;李犇;孙拓拓;刘伟佳;乔树山;周玉梅 - 中科南京智能技术研究院
  • 2023-03-20 - 2023-06-23 - G06F7/57
  • 本发明公开一种计算x'(x+1)的专用加速器及加速计算装置,专用加速器包括至少一个电路单元,至少一个所述电路单元包括与非门、与门、输入数值位、输出数值位、进位输入位、进位输出位;所述与非门中与门的输入端连接进位输入位,所述与非门中非门的输入端连接输入数值位,所述与非门的输出端连接输出数值位;所述与门的两个输入端分别连接输入数值位和进位输入位,输出端连接进位输出位。本发明为处理器或其他电路提供了一种能使其高速运算的加速器,其无需对ALU进行复杂设计,并去掉了ALU中冗余的部分,在无需调用计算单元、逻辑单元的前提下,通过简单逻辑门电路一步完成计算,实现了加速运算,且运算消耗的资源更少,成本、耗能更低。
  • 数字信号末尾0变1的方法、电路、芯片、介质及设备-202310281780.0
  • 尚德龙;刘伟佳;孙拓拓;李犇;乔树山;周玉梅 - 中科南京智能技术研究院
  • 2023-03-21 - 2023-06-23 - G06F7/57
  • 本申请涉及集成电路技术领域,揭示了数字信号末尾0变1的方法、电路、芯片、介质及设备。方法包括:获取输入二进制数字信号,从输入二进制数字信号的倒数第一位电信号值作为第一运算值开始计算,以输入二进制数字信号的逆向顺序进行连续计算,直至计算出输入二进制数字信号的正数第一位电信号值对应的输出值时获得全部输出二进制数字信号,计算方式为当运算值为0时,则输出值为1,当运算值为1时,则输出值为1,且后续的输出值均等于运算值。通过本申请单独的对二进制数字信号数的右边最后一个0或者最右边的连续的几个0变成1的操作,减少了ALU的复杂程度,降低成本,减少在处理器中占用的空间,降低电能的消耗。
  • 进行浮点数或定点数乘加运算的装置和方法-201910734434.7
  • 解玉凤;王渝;胡显武;冯佳韵;闫石林;吴丹青 - 复旦大学
  • 2019-08-09 - 2023-06-23 - G06F7/57
  • 本发明提供一种进行浮点数或定点数乘加运算的架构,其特征在于,包括:缓冲存储器,用于对输入的多个浮点数或定点数进行缓冲存储,浮点数包含浮点指数以及浮点尾数;计算单元阵列,含有多列至少包含一个乘法计算单元的乘法单元列,每一列乘法单元列连接到一个加法计算单元;浮点控制与运算器模块,至少包括指数运算器、尾数移位加法器、移位校正器;外部输入输出接口,用于将浮点数输入给缓冲存储器或将浮点乘加结果输出。本发明的架构可以扩展为任意精度,兼顾计算效率和计算精度;同时兼容多种存储器结构,具有极高的适应性。本架构可经过适当修改变体为在存储器内部进行任意精度定点数运算。
  • 浮点数的乘法运算方法及计算机可读存储介质-201910598772.2
  • 刘德建;蔡国榕;关胤;洪初阳;苏松志;郭玉湖 - 福建天泉教育科技有限公司
  • 2019-07-04 - 2023-06-16 - G06F7/57
  • 本发明公开了一种浮点数的乘法运算方法及计算机可读存储介质,方法包括:建立第一量化查找表和第二量化查找表,第一量化查找表用于记录浮点数与其对应的整数集的关联关系,第二量化查找表用于记录整数与其对应的浮点数的关联关系;获取待相乘的两个浮点数;根据第一量化查找表,分别获取两个浮点数对应的整数集,得到第一整数集和第二整数集;分别将第一整数集中的各整数与第二整数集中的各整数进行相加,得到第三整数集;根据第二量化查找表,分别获取第三整数集中各整数对应的浮点数;对各整数对应的浮点数进行相加,得到待相乘的两个浮点数的乘法运算结果。本发明在加速卷积操作的同时,大幅度减少量化带来的精度损失。
  • 数据的核对方法及其装置、计算机设备-202010189645.X
  • 庄少景 - 支付宝(杭州)信息技术有限公司
  • 2020-03-18 - 2023-06-02 - G06F7/57
  • 本说明书实施例公开了一种数据的核对方法及其装置、计算机设备,包括:获取待核对的第一数据集和第二数据集,其中,第一数据集和第二数据集中的数据为正整数。对第一数据集和第二数据集中的数据进行连续异或运算,根据连续异或运算的结果,核对第一数据集和第二数据集中的数据。由此,实现了通过对两个数据集中的数据进行连续异或运算,来核对两个数据集中的数据是否存在差异,节省了数据核对消耗的时间和硬件资源,提升了数据核对的效率。
  • 计算装置和操作计算装置的方法-202210523606.8
  • 郑丞哲;金尚骏;明成敃;尹石柱;尹胜槿 - 三星电子株式会社
  • 2022-05-13 - 2023-05-16 - G06F7/57
  • 提供一种计算装置和操作计算装置的方法。所述计算装置包括:多条输入线,脉冲基于对应输入信号以顺序方式选择性地输入到所述多条输入线;多条输出线,与输入线交叉;多个元件,每个元件被布置在对应输入线与对应输出线之间的交叉点处,以响应于对应权重是第一值,将输入到对应的输入线的脉冲传送到对应输出线;和多个脉冲计数器,每个脉冲计数器对从对应输出线输出的脉冲的数量进行计数。
  • 存储器加载和算术加载单元(ALU)融合-201810173120.X
  • 拉玛·S·戈帕尔;保罗·E·凯特金;卡迪克·孙达拉姆 - 三星电子株式会社
  • 2018-03-01 - 2023-05-16 - G06F7/57
  • 根据一个总体方面,加载单元可以包括:加载电路,被配置为从存储器加载至少一个数据。所述加载单元可以包括:对齐电路,被配置为对齐所述数据以生成对齐后的数据。所述加载单元还可以包括:数学运算执行电路,被配置为将所述至少一个数据作为操作数而生成预定数学运算的结果。其中,所述加载单元被配置为,如果活动指令与所述预定数学运算相关联,则旁路所述对齐电路并将所述数据直接输入到所述数学运算执行电路。
  • LOOKUP3哈希算法的处理电路、芯片和终端-202111187145.3
  • 王增丽;苑志刚 - 哲库科技(北京)有限公司
  • 2021-10-12 - 2023-05-05 - G06F7/57
  • 本申请实施例涉及一种LOOKUP3哈希算法的处理电路、芯片和终端,LOOKUP3哈希算法的处理电路,包括:第一混合模块,用于当输入数据的字节长度大于n时,根据输入数据进行对应的第一组合逻辑运算;截取模块,用于截取去除输入数据中的n个字节;第二混合模块,用于当输入数据的字节长度小于或等于n时,根据输入数据进行对应的第二组合逻辑运算;结果确定模块,用于根据接收到的运算结果进行对应的第三组合逻辑运算;其中,第一混合模块和结果确定模块中的至少一个为目标运算模块,目标运算模块包括i级运算单元和i‑1个触发器组,第j‑1个触发器组用于对第j‑1级运算单元的运算结果进行锁存,并将锁存的运算结果输出至第j级运算单元。
  • 基于量子计算的数值划分方法、装置、设备及存储介质-202111266124.0
  • 方圆;王伟;李蕾 - 合肥本源量子计算科技有限责任公司
  • 2021-10-28 - 2023-05-02 - G06F7/57
  • 本申请公开了一种基于量子计算的数值划分方法、装置、设备及存储介质。该方法包括:获取第一集合与目标值,其中,所述第一集合包括一个或多个数值,针对所述第一集合内的每个数值,将所述数值制备成第一量子态,并将所述目标值制备成第二量子态,运行预设量子线路,其中,所述预设量子线路用于比较所述第一量子态与所述第二量子态的大小,对所述预设量子线路中的预设量子比特进行测量,确定所述第一量子态与所述第二量子态的比较结果,根据所述比较结果,对所述数值进行划分。能够发挥量子计算的并行加速优势,根据实际的计算需要,基于量子计算根据目标值进行划分,填补相关技术的空白。
  • 一种基于6T-SRAM的XNOR运算单元及其方法-202211679744.1
  • 周玉梅;黎涛;乔树山;尚德龙 - 中科南京智能技术研究院
  • 2022-12-27 - 2023-04-18 - G06F7/57
  • 本发明公开一种基于6T‑SRAM的XNOR运算单元及其方法,传输门TG0的输入端连接位线BL,传输门TG3的输入端与位线非BLB相连,传输门TG0的高电平使能端和传输门TG3的高电平使能端均连接读字线RWL,传输门TG0的低电平使能端和传输门TG3的低电平使能端均连接读字线非RWLB。传输门TG0的输出端与传输门TG1相连,传输门TG3的输出端与传输门TG2的输入端相连;传输门TG1的高电平使能端连接权重存储节点Q,传输门TG1的低电平使能端连接权重非存储节点QB,传输门TG2的高电平使能端连接至权重非存储节点QB,传输门TG2的低电平使能端连接至权重存储节点Q,传输门TG1的输出端和TG2的输出端短接于读位线RBL。本发明减小输入信号驱动电路的面积和能耗,在电路布局布线中能有效节省电路面积。
  • 算数逻辑单元、浮点数乘法计算的方法及设备-202211628380.4
  • 潘秋萍;林腾毅;沈胜宇 - 华为技术有限公司
  • 2020-03-31 - 2023-04-07 - G06F7/57
  • 本申请公开了一种算数逻辑单元、浮点数乘法计算的方法及设备。本申请提供的算数逻辑单元用于计算机芯片,包括至少一个调整电路和至少一个乘加器。每个调整电路,用于获取输入浮点数,根据输入浮点数,调整得到输出浮点数,将输出浮点数输入至乘加器。每个乘加器,用于根据输出浮点数获得第一乘积结果,将第一乘积结果匹配为第一精度的浮点数的格式,输出第一匹配结果。因此,本申请通过调整电路将不同精度的输入浮点数转换为同一精度的输出浮点数,将不同精度的输入浮点数的乘法运算,转换为了同一精度的输出浮点数的乘法运算,这样,在计算设备中不必设计多种独立的不同精度乘法器,有效地节省了计算资源。
  • 一种基于FPGA的浮点乘加器及计算方法-202211275784.X
  • 刘贵鹏;黄国华;赵桂娟 - 兰州大学
  • 2022-10-18 - 2023-03-07 - G06F7/57
  • 本发明公开一种基于FPGA的浮点乘加器及计算方法。本发明包括数据分配器、浮点乘法器层、浮点加法器阵和累加器。所述计算方法通过延拓乘法器层以及加法器阵来使用更多片内资源提升速度上限,其延拓的过程中乘法器层、加法器阵以及累加模块内容无需改动,对于本领域内普通技术人员而言,根据不同FPGA芯片资源配置不同乘法器层内乘法器数量十分简单且高效,提高了运算时间上限。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top