[发明专利]一种数据信号同步传输的方法及设备在审

专利信息
申请号: 202010863370.3 申请日: 2020-08-25
公开(公告)号: CN112019319A 公开(公告)日: 2020-12-01
发明(设计)人: 程扬 申请(专利权)人: 杰华特微电子(杭州)有限公司
主分类号: H04L7/00 分类号: H04L7/00;H04L29/06
代理公司: 暂无信息 代理人: 暂无信息
地址: 310030 浙江省杭州市西湖区三墩镇*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种数据信号同步传输的方法及设备,通过在待传输的一组数据信号起始位置和结束位置预先设置一对标识信号,在传输结束时刻,检测接收到的一组数据信号的结束位置与起始位置的标识信号与预设的一对标识信号为相同,则接收到的该组数据信号为有效,否则,该组数据信号为无效数据。如此,通过对需要传输的一组数据首尾进行标识,可保证接收端接收的数据信号与发送端的数据信号同步。
搜索关键词: 一种 数据 信号 同步 传输 方法 设备
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杰华特微电子(杭州)有限公司,未经杰华特微电子(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010863370.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种解调码元时钟生成方法及系统-202310756045.0
  • 靳旭;马盼;武方达;林子明 - 北京全路通信信号研究设计院集团有限公司
  • 2023-06-25 - 2023-10-27 - H04L7/00
  • 本发明公开了一种解调码元时钟生成方法及系统,包括对待处理的解调码元进行电平采样;计算解调码元对应的每位电平的持续时间;在当前电平在码元周期内不发生变化时,将当前电平持续时间与持续时间阈值作比较;在当前电平持续时间大于持续时间阈值时,生成高电平时钟输出,否则生成低电平时钟输出;在当前电平在码元周期内发生变化时,根据所述当前电平之前的若干个电平的持续时间修正所述当前电平持续时间,并将修正后的当前电平持续时间与持续时间阈值作比较;在修正后的当前电平持续时间大于持续时间阈值时,生成高电平时钟输出,否则生成低电平时钟输出。本发明加入了时钟生成特殊情况的处理,大幅减少时钟个数与码元个数不匹配的概率。
  • 一种容错同步时钟传输系统-202310754895.7
  • 梁科;王元龙 - 天津瑞发科半导体技术有限公司
  • 2023-06-26 - 2023-10-27 - H04L7/00
  • 本发明公开了一种容错同步时钟传输系统,包括第一传输终端、第二传输终端、第一传输通道,第一传输终端通过第一传输通道连接第二传输终端,第一传输终端以预设时间间隔通过第一传输通道向第二传输终端发送第一传输帧,第一传输帧包含第一同步头,第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟,第一同步头由n1个开始符组成,n1≥3,开始符经过线路码编码,第二传输终端使用接收到的开始符确定第一同步头的位置,在所述n1个开始符中,当最多两个开始符出现错误时,第二传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。
  • 一种基于雷达通信一体化的自适应时钟同步方法和系统-202310714119.4
  • 郑乐;胡雪瑶;马俊;王宏宇;金烨;姚迪 - 北京理工大学重庆创新中心;北京理工大学
  • 2023-06-15 - 2023-10-27 - H04L7/00
  • 本发明提供一种基于雷达通信一体化的自适应时钟同步方法和系统,一种基于雷达通信一体化的自适应时钟同步系统包括主雷达和从雷达,主雷达和从雷达通信连接;从雷达发送脉冲重复周期步进的调频连续波信号,主雷达接收调频连续波信号,根据调频连续波信号计算主雷达和从雷达之间的时钟偏移量;当时钟偏移量大于预设时钟偏移阈值,主雷达发送控制信号;从雷达接收控制信号,根据控制信号调节线性调频起始时刻与主雷达时钟同步。本发明能够通过多个雷达单元通信和感知的交互作用,使雷达单元调整自身的信号来实现线性调频起始时刻的大致对齐即消除起始时刻偏差,解决线性调频的起始时刻在上电时出现很大偏差从而造成与接收回波混频的本振不同的问题。
  • 基于FPGA的ADSB-OUT发射时隙控制芯片-202321001735.7
  • 穆铁钢;王希奇;黄帆;鲁国斌 - 中国航空无线电电子研究所
  • 2023-04-27 - 2023-10-27 - H04L7/00
  • 本实用新型公开了一种基于FPGA的ADSB‑OUT发射时隙控制芯片,利用FPGA内部资源构建计时器、触发器、状态器和仲裁模块,七个不同的计时器和触发器分别针对一种报文的发射周期进行计时,其中,各计时器对报文的发射周期进行计时,触发器在对应报文的发射周期达到时向状态器发送触发信号;状态器依次检查各触发器是否给出触发信号,在收到触发信号后获取对应报文的数据送入发射队列;仲裁模块根据XPDR的工作状态对七种报文是否能直接占用天线进行仲裁。本实用新型确保民用航空飞行器在飞行过程中能稳定发射ADSB‑OUT数据并能保证在共用天线的情况下不影响TCAS和XPDR功能。
  • 一种音频设备的时钟同步方法、系统以及音频设备-202210359514.0
  • 张泰;程力 - 华为技术有限公司
  • 2022-04-06 - 2023-10-24 - H04L7/00
  • 一种音频设备的时钟同步方法、系统以及音频设备。第一音频设备与第二音频设备建立第一通信连接;第一音频设备计算第一音频设备与第二音频设备基于第一通信连接时存在的第一时钟差;第一音频设备与第二音频设备建立第二通信连接;第一音频设备计算第一音频设备与第二音频设备基于第二通信连接时存在的第二时钟差;第一音频设备基于第一时钟差和第二时钟差计算第三时钟差;第一音频设备与第二音频设备基于第三时钟差进行时钟同步。这种方式,两个音频设备可以建立不同的通信连接,以测量出不同通信连接下两个音频设备之间存在的时钟差,综合不同通信连接下所测得的时钟差得到最终时钟差,以实现两个音频设备之间的同步,提升时钟同步的准确性。
  • 一种基于采集终端B码对时的时间同步检测方法-202111393483.2
  • 葛玉磊;田恒;郑亚岗;王成;李勇峰 - 青岛鼎信通讯股份有限公司;青岛鼎信通讯科技有限公司
  • 2021-11-23 - 2023-10-24 - H04L7/00
  • 本发明公开了一种基于采集终端B码对时的时间同步检测方法,主要包括:一种基于B码对时的时间同步状态在线监测协议配置检查方法,对被测采集终端支持的协议进行测试,记录被测设备支持的协议配置和功能;一种基于B码对时的时间同步在线监测功能的通信规约检测方法,对对时信号状态、对时服务状态和时间跳变侦测状态进行检测;一种基于B码对时的对时状态检测功能的检测方法,模拟被测设备不同对时偏差的场景,检测采集终端对时状态检测功能是否满足要求;一种基于B码对时的设备状态自检功能的检测方法,分别模拟对时接口自检功能、对时服务状态自检功能和时间跳变侦测状态自检功能的各个场景,检测设备自检状态功能是否正确。
  • 用于时钟重新同步的系统和方法-202310386554.9
  • F·帕帕拉多;E·萨鲁索 - 意法半导体股份有限公司
  • 2023-04-12 - 2023-10-20 - H04L7/00
  • 本公开涉及用于时钟重新同步的系统和方法。一种处理数据流的方法包括在第一观察窗口内使用采样时钟获取数据流的第一数目的样本,并且将包括第一数目的样本的存储数据流存储在数据缓冲器中。第一观察窗口的长度由参考时钟确定。根据第一数目的样本来确定采样时钟的测量周期数。在观察窗口中测量采样时钟的预期周期数与采样时钟的测量周期数之间的误差。通过用该误差校正第一数目的样本来更新与第一观察窗口相对应的存储数据流,以包含第二数目的样本。
  • 伺服驱动器低延时同步方法-202210957526.3
  • 王书华;幸武斌;王建云;岑志勇;常京科 - 横川机器人(深圳)有限公司;上海电机学院
  • 2022-08-10 - 2023-10-20 - H04L7/00
  • 本发明属于驱动器控制技术领域,具体涉及伺服驱动器低延时同步方法。所述方法执行以下步骤:步骤1:实时获取伺服驱动器的伺服运行数据,实时获取伺服电机的电机运行数据,将获取的电机运行数据和伺服运行数据实时发送至同步器;步骤2:同步器接收电机运行数据和伺服运行数据后,将接收到的电机运行数据转换为电机帧数据,将接收到的伺服运行数据转换为伺服帧数据,同时分别将伺服帧数据和电机帧数据按照设定的同步周期划分为多个子帧,并按照时间先后顺序。所述方法将伺服驱动器的数据和伺服电机的数据经过一个同步器进行数据合成后,设置同步标记,再进行分发后,伺服驱动器和伺服电机根据接收到的数据,进行循环时间解码,既降低了同步延时,也避免了同步带来的干扰。
  • 时钟同步方法、系统、组件、设备-202310752783.8
  • 董云星 - 北京象帝先计算技术有限公司
  • 2023-06-26 - 2023-10-20 - H04L7/00
  • 本公开提供一种时钟同步方法、系统、组件、设备。应用于的从模块的时钟同步方法包括响应于接收到主模块发送的第一消息,向所述主模块发送第二消息并开始计时;响应于接收到所述主模块发送的第三消息,停止计时;其中,所述第三消息是所述主模块在接收到所述第二消息后间隔第一预设时长发出的;将当前的计时时长与所述第一预设时长的差值除以2,得到所述主模块与所述从模块之间的传输延时;根据所述传输延时,对所述主模块与所述从模块进行时钟同步。通过计时的方式,得到所述主模块与所述从模块之间的传输延时,可以进行主模块与从模块之间的时钟校正。
  • 一种10Gsps宽带采集系统及方法-202310846396.0
  • 任博文;王凯;王炜鹏;程希 - 北京无线电测量研究所
  • 2023-07-11 - 2023-10-17 - H04L7/00
  • 本发明实施例公开一种10Gsps宽带采集系统及方法。在一具体实施方式中,该方法包括时钟模块,用于接收第一参考时钟信号,并发送采样时钟信号和同步时钟信号至采集模块,以及发送第二参考时钟信号至控制模块;采集模块,用于接收输入信号并进行模数转换为采样数据发送至控制模块;控制模块,用于发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块,并发送采样控制信号至采集模块,将处理后的采样数据发送至总线模块和存储模块;存储模块,用于存储所述采样数据和所述处理后的采样数据;总线模块,用于给各个模块供电及外部数据交互。实现单通道且速率为10Gsps的宽带采样系统,具有结构简单,采样速率高,避免多通道数据采集结构引入的时延误差。
  • 一种多通道相参信号源的本振调节方法、设备及介质-202311139634.0
  • 郭栋;王涛;朱剑平 - 北京中科睿信科技有限公司
  • 2023-09-06 - 2023-10-13 - H04L7/00
  • 本申请公开了一种多通道相参信号源的本振调节方法、设备及介质,方法包括:确定参考信号,并根据参考信号确定第一路信号,将第一路信号输入至第一功分器,通过第一功分器对第一路信号进行功分处理;将功分处理后的第一路信号输入至锁相环组,以得到多路信号;将多路信号输入至多个混频器组,以得到多个混频器组输出的调节信号。本申请通过锁相环芯片、信号功分器和线缆,满足了系统测试中精细的移相步进要求;在固定点频的本振5100MHz处进行移相操作,仅在该频点进行校准,其过程校准简单、工作量小,不会带来额外的相位不平坦度;降低了信号频率,从而进一步降低了对各路相位的稳定性的影响。
  • 一种基于FPGA的多路选择器同步工作系统及方法-202211625640.2
  • 陈晓;林嘉玮;郭志川 - 中国科学院声学研究所;中科海网(苏州)网络科技有限公司
  • 2022-12-16 - 2023-10-13 - H04L7/00
  • 本发明涉及FPGA加速及数据包处理技术领域,特别涉及一种基于FPGA的多路选择器同步工作系统及方法。本发明系统包括:仲裁器模块、广播器模块和多路选择器模块;其中,仲裁器模块用于根据当前有效的输入通道生成控制消息;广播器模块用于将控制信息分发到多个多路选择器模块;多路选择器模块用于根据控制消息分别将当前通道的数据流同步选择输出,实现多组数据流的同步汇集。本发明方法包括:仲裁器模块根据当前有效的输入通道生成控制消息;广播器模块将控制信息分发到多路选择器模块;多个多路选择器模块根据控制消息分别将当前通道的数据流同步选择输出,实现多组数据流的同步汇集。本发明通过配置实例化参数可以适配不同的应用场景。
  • 一种网络时间校正方法、设备及计算机可读存储介质-202210108040.2
  • 吴玮;张凯 - 高新兴物联科技股份有限公司
  • 2022-01-28 - 2023-10-13 - H04L7/00
  • 本发明公开了一种网络时间校正方法、设备及计算机可读存储介质,其中,该方法包括:在第一时间通过网络时间协议向所述网络时间协议对应的服务器发送携带与所述第一时间对应的第一时间戳的同步报文;在当所述服务器在第二时间接收到所述同步报文,并在第三时间向所述通信模组发送携带与所述第三时间对应的第三时间戳的时延请求报文;由所述通信模组记录接收到所述时延请求报文的第四时间;根据所述第一时间、所述第二时间、所述第三时间以及所述第四时间计算当前的传输时延,并根据所述传输时延对所述通信模组获取的网络时间进行矫正补偿。本发明有效地减小了网络传输的时延误差,显著地提高了通信模组的NTP时间精度,极大地增强了产品力。
  • 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统-202111210795.5
  • 吕方旭;张金旺;庞征斌;赖明澈;齐星云;徐佳庆;陆平静;许超龙;王强;罗章;肖灿文;廖湘科 - 中国人民解放军国防科技大学
  • 2021-10-18 - 2023-10-13 - H04L7/00
  • 本发明公开了一种接收机用CDR电路、Duo‑Binary PAM4接收机及传输系统,本发明包括依次相连的鉴相器、相位差编码模块和多相时钟产生电路,鉴相器包括跳变沿筛选电路、跳变沿判决电路和BB鉴相器电路,跳变沿筛选电路用于对采样输出的数据采样信号DS进行跳变沿筛选得到筛选数据采样信号,跳变沿判决电路用于对采样输出的边沿采样信号ES进行跳变沿判决得到跳变沿判决结果信号E,BB鉴相器电路用于根据筛选数据采样信号、跳变沿判决结果信号E基于预设的BB鉴相器真值表得到相位差信号,本发明的有益效果是在CDR电路中增加跳变沿筛选电路和判决译码电路,降低鉴相复杂度的同时提高了鉴相精度,进而实现在保证环路快速锁定的同时降低了CDR恢复时钟的抖动。
  • 一种基于无线时钟同步的UWB多标签多基站的调度系统-201710223302.9
  • 阮进;邓卓;张涛;蔡阳春;郭璁 - 深圳市普渡科技有限公司
  • 2017-04-07 - 2023-10-13 - H04L7/00
  • 本文提出了一种基于无线时钟同步的UWB多标签多基站的调度系统。所述调度系统包含硬件平台以及时钟同步下的调度方法。所述的硬件平台包括2个或2个以上UWB标签、4个或4个以上UWB定位基站、计算控制单元。所述时钟同步下的调度方法包括①对正在通信中的UWB标签和通信范围内的UWB定位基站选择性地根据时钟等级高低进行毫秒级无线时钟同步;②调度UWB标签和UWB定位基站发送统一编码后的短脉冲信号顺序。所述调度系统具有的特点是功耗低、通信开销低、扩展性好、稳定性好,可以无限扩展UWB标签以及UWB定位基站数量以及无限扩展高精度测距定位范围,当系统调度受到干扰的时候,系统自身可以在非常短的时间内恢复调度。所述基于UWB的调度系统可以应用于较为复杂和多变的环境。
  • 一种时钟同步方法及其系统-202110820099.X
  • 彭勇;蔡平;李泽民 - 深圳市风云实业有限公司
  • 2021-07-20 - 2023-10-10 - H04L7/00
  • 本发明公开了一种时钟同步方法及其系统,所述时钟同步方法包括:S1:确定报文域中的目标发送时钟和目标接收时钟;S2:控制所述目标发送时钟发送第一时间信息;S3:控制所述目标接收时钟接收所述第一时间信息,得到接收所述第一时间信息的第二时间信息;S4:控制所述目标接收时钟根据所述第一时间信息和所述第二时间信息,得到所述目标接收时钟相对于所述目标发送时钟的第一时间延时和第一时钟偏差;S5:控制所述目标接收时钟根据所述第二时间信息、所述第一时间延时、所述第一时钟偏差和驻留时间,得到与所述第一时间信息同步的第三时间信息。本发明所公开的时钟同步方法及其系统,能够解决现有的时钟同步方法带宽消耗大的问题。
  • 数据传输的同步方法和装置-202011507627.8
  • 周恺;吕威;梁刚;仲光锐 - 中国联合网络通信集团有限公司;联通系统集成有限公司;联通(黑龙江)产业互联网有限公司
  • 2020-12-18 - 2023-10-03 - H04L7/00
  • 本申请提供一种数据传输的同步方法和装置,该方法包括:第一通信设备在确定发送端通过物理隔离网络发送给接收端的当前数据准备完成时,采用近距离通信方式向第二通信设备发送第一信息,第一信息用于指示发送端通过物理隔离网络发送给接收端的当前数据已准备完成,第一通信设备采用近距离通信方式接收第二通信设备发送的第三信息,第三信息用于指示接收端已完成当前数据接收,第一通信设备向发送端发送第四信息,第四信息用于指示接收端已完成当前数据接收,以使发送端开始准备发送下一个数据。本申请的方法能够更加准确进行数据传输的同步。
  • 多速率数字传感器同步-201910446029.5
  • J.曹;J.佐尔纳;F.洛伦兹;B.高;S.陈;T.周;C.李 - 哈曼贝克自动系统股份有限公司
  • 2019-05-27 - 2023-10-03 - H04L7/00
  • 本公开涉及一种用于传感器与处理器布置的多速率同步的系统和方法,所述传感器提供数字传感器输出信号,所述处理器布置根据处理算法来处理所述数字输出信号并且提供处理器输出信号,所述方法包括:操作所述数字传感器,从而以第一采样速率提供所述传感器输出信号;和操作所述处理器布置,从而以第二采样速率提供处理器输出信号。所述第二采样速率是所述第一采样速率的整数倍。
  • 时钟输出方法、时钟模块、电子设备及存储介质-202211288927.0
  • 陈功;刘搏 - 深圳市金科泰通信设备有限公司
  • 2022-10-20 - 2023-09-29 - H04L7/00
  • 本申请属于通信技术领域,提供了一种时钟输出方法、时钟模块、电子设备及存储介质,该方法包括:获取当前的环境温度;在接收到正常的外部时钟信号时,确定当前的环境温度所对应的内部时钟信号的时钟偏移量,根据所述时钟偏移量确定内部时钟信号;根据外部时钟信号与内部时钟信号的差异,更新温度与时钟偏移量的对应关系;在外部时钟信号获取异常时,根据实时获取的环境温度,结合更新后的温度与时钟偏移量的对应关系,确定内部时钟信号,并将其作为时钟模块的输出信号。基于外部时钟信号动态更新温度与时钟偏移量的对应关系,根据动态更新的对应关系输出的内部时钟信号的精度更高,有利于提高使用该时钟信号进行通信可靠性提高。
  • 帧同步方法、装置、设备及可读存储介质-202110054597.8
  • 刘静霞;王素椅 - 烽火通信科技股份有限公司
  • 2021-01-15 - 2023-09-26 - H04L7/00
  • 本发明提供一种帧同步方法、装置、设备及可读存储介质。该方法包括:当帧同步状态机为搜索状态时,从收到的比特流中确定目标序列,控制帧同步状态机进入预同步状态,其中,所述目标序列与标准物理同步序列相比,不匹配部分小于或等于N个比特,N为正整数;从所述比特流中提取出所述目标序列对应的物理帧;对所述物理帧进行前向纠错FEC处理,当FEC处理成功,得到所述物理帧的物理帧净荷;检测所述物理帧净荷的数据是否正确;若正确,则控制帧同步状态机进入同步状态,否则,控制帧同步状态机返回搜索状态。相较于现有技术,本发明能使帧同步状态机更快地进入同步状态。
  • 一种Gardner定时误差检测的增强方法-202210374052.X
  • 罗荣华;石华 - 金陵科技学院
  • 2022-04-11 - 2023-09-22 - H04L7/00
  • 本发明公开了一种Gardner定时误差检测的增强方法,直接去除或减小传统Gardner方法中不同来源的自噪声干扰。对于采用低滚降系数滤波的BPSK/QPSK等效基带信号,当相邻符号存在极性跳变时,先去除与相邻符号紧邻的前后2个符号对中间样点的影响,再将此中间样点用于定时误差的计算;当相邻符号不存在极性跳变时,则将定时误差直接置零。通过直接去除或减小带限信号的自噪声干扰,本发明不仅能扩大传统Gardner定时误差检测方法适用的带限范围,而且有助于改善定时环路的捕获时间及其抗噪声性能。
  • 一种数据处理方法及第二通信装置-202210220031.2
  • 严增超;马会肖;梁伟光;黄沁辉;杨小玲 - 华为技术有限公司
  • 2022-03-08 - 2023-09-19 - H04L7/00
  • 本申请提供一种数据处理方法及第二通信装置,用于解决现有技术中数据同步时间较长的问题。可应用于增强现实AR、虚拟现实VR、人工智能AI、或云应用等领域。其中,数据处理方法包括第二光模块接收来自第一光模块的第一数据,并根据第一数据,确定同步失锁;第二光模块向第二主机发送用于指示第二光模块同步失锁的第一指示信息;第二光模块接收来自第一光模块的第二数据,并根据第二数据确定同步锁定,向第二主机发送用于指示第二光模块已同步锁定的第二指示信息。第二光模块通过第一指示信息和第二指示信息向第二主机指示第二光模块的同步状态,从而可使得第二主机快速启动(或进入)同步进程,不需要长时间等待,有助于减小数据同步的时长。
  • 数据处理方法、电子设备及存储介质-202310754511.1
  • 张月;叶媲舟;韩静 - 深圳锐盟半导体有限公司
  • 2023-06-26 - 2023-09-19 - H04L7/00
  • 本申请适用于计算机技术领域,提供了一种数据处理方法、电子设备及存储介质,其中,方法包括:接收通信对端发送的对端编码数据;根据预设码率确定解码速率,控制预设解码电路按照解码速率和预设编解码时钟,对对端编码数据进行解码,得到解码数据。本申请中,通过预设码率确定解码速率,控制预设解码电路按照所确定的解码速率和晶体振荡器产生的预设编解码时钟,对通信对端发送的对端编码数据进行解码,得到解码数据。在解码对端编码数据时,基于晶体振荡器产生的稳定且准确的预设编解码时钟对接收到的对端编码数据进行解码,不需要解码对端编码数据中的解码时钟,有助于提高解码数据的准确性和解码的效率。
  • 单向隔离条件下的跨安全区时钟同步系统与方法-202111358545.6
  • 翁存兴;余瑞锋;倪艳红;江灿安;王晓宁;田长凤 - 北京华能新锐控制技术有限公司
  • 2021-11-16 - 2023-09-19 - H04L7/00
  • 本发明提供一种单向隔离条件下的跨安全区时钟同步系统与方法,属于信息系统技术领域。其中,本发明的同步系统包括:设置于第一安全区的时钟中转服务器、设置于第三安全区的时钟接收服务器,以及设置于第一安全区和所述第三安全区之间的单向隔离器;其中,时钟中转服务器,用于校对时钟信息,并将时钟信息穿越所述单向隔离器向外传播;时钟接收服务器,用于接收时钟信息并向第三安全区提供时钟服务。本发明的同步系统可实现第一安全区的时钟服务穿越隔离器为第三安全区提供时钟服务的功能,解决了在单向隔离器条件下的跨区无法时钟同步的问题,在只有1套时钟装置的情况下,实现了同时给生产控制大区和管理信息大区提供时钟服务的功能。
  • 具有抖动补偿时钟和数据恢复的PAM-4接收器-202210541372.X
  • 俞捷;王力 - 香港科技大学
  • 2022-05-18 - 2023-09-15 - H04L7/00
  • 提供了一种具有抖动补偿时钟和数据恢复的PAM‑4接收器。所述接收器包含一阶延迟锁定环路(DLL),所述一阶DLL采用支持40MHz抖动跟踪带宽和静态相位偏斜消除的二位元式相位检测器(BBPD)和压控延迟线(VCDL)电路。一个使用1/4速率参考时钟的二阶宽带锁相环路(WBPLL)提供多相时钟生成,且保证足够低的输入到输出多相时钟间时延。为了抑制随之而来的抖动传递,抖动补偿电路(JCC)通过检测DLL环路滤波器电压(VLF(s))信号来获取抖动传递的幅度和频率信息,且生成等幅反相的环路滤波器电压信号,标示为VLFINV(s)。所述VLFINV(s)调制一组互补VCDL(C‑VCDL)以减弱恢复的时钟和数据两者上的抖动传递。使用提供的接收器,在‑3dB拐点频率为40MHz的情况下,从DC到4MHz可支持高达60%的抖动补偿比。
  • 基于4/3倍采样率的低复杂度时域并行时钟恢复方法-202310635780.6
  • 孙晶;郭精忠;汪滴珠;陈祥;张建华;任怡;宿美春 - 西安空间无线电技术研究所
  • 2023-05-30 - 2023-09-08 - H04L7/00
  • 本发明一种基于4/3倍采样率的低复杂度时域并行时钟恢复方法,首先提出了新的误差提取模型;引入基于正弦内插算法的插值处理实现时钟偏移补偿;然后针对4/3倍符号速率采样,针对性设计了环路滤波及NCO并行处理;再在插值后通过判决及弹性缓存去除多余采样点;最后通过固定插值系数正弦内插算法实现4/3倍符号速率采样下的最佳采样点恢复,实现传输信息的可靠准确恢复。本发明在4/3倍符号速率采样接收系统下可实现高精度和高稳定度的并行时域时钟恢复,更适用于资源紧张、受限的星载通信系统。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top