[发明专利]半导体存储装置和其制造方法在审
| 申请号： | 202010798522.6 | 申请日： | 2020-08-11 |
| 公开（公告）号： | CN113497051A | 公开（公告）日： | 2021-10-12 |
| 发明（设计）人： | 辻大毅 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H01L27/11529 | 分类号： | H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582;H01L21/60 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 房永峰 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供能够提高生产率以及性能的半导体存储装置和其制造方法。实施方式的半导体存储装置具有：硅系单晶基板；控制电路，包括沟道方向成为与硅系单晶基板的[010]方向以及[100]方向不同的方向的晶体管；电路侧布线层，与控制电路电连接；第一连接端子，与电路侧布线层连接；多个存储单元，被三维地配置；存储侧布线层，与存储单元电连接；以及第二连接端子，与存储侧布线层和第一连接端子连接。 | ||
| 搜索关键词： | 半导体 存储 装置 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010798522.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种根据婴儿模式控制车辆行驶的方法和装置
- 下一篇：半导体装置
- 同类专利
- 一种半导体器件及其制造方法-202211153862.9
- 刘小欣;霍宗亮 - 长江存储科技有限责任公司
- 2022-09-21 - 2022-12-20 - H01L27/11529
- 本公开实施例提供了一种半导体器件，包括：第一半导体结构，所述第一半导体结构包括第一衬底和设于所述第一衬底上的第一外围电路；所述第一外围电路包括多个垂直晶体管，每个所述垂直晶体管包括：位于所述第一衬底内的垂直栅极结构，所述垂直栅极结构的至少一侧形成有沟道区；以及源极和漏极，所述源极和漏极分别位于所述沟道区沿所述第一衬底厚度方向的相对的两侧。
- 半导体器件以及包括该半导体器件的电子系统-202210684684.6
- 李东镇;林濬熙;金鹤善;孙洛辰;金政垠;闵柱盛;李昌宪 - 三星电子株式会社
- 2022-06-16 - 2022-12-20 - H01L27/11529
- 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括：包括外围电路的下部水平层；和提供在下部水平层上的上部水平层，该上部水平层包括垂直地延伸的存储单元串，其中下部水平层包括：第一基板；器件隔离层，限定第一基板的第一有源区；以及第一栅极结构，包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一导电图案、第一金属图案和第一覆盖图案，其中第一导电图案包括掺杂的半导体材料，器件隔离层覆盖第一导电图案的第一侧表面，并且第一金属图案包括在第一导电图案上的第一主体部分。
- 竖直半导体器件-202210629921.9
- 俞昌渊;郭判硕;边大锡 - 三星电子株式会社
- 2022-06-06 - 2022-12-16 - H01L27/11529
- 一种竖直存储器件可以包括第一导线结构和地址解码器。第一导线结构可以在衬底上。第一导线结构可以包括在与衬底的表面垂直的方向上交替并重复堆叠的导线和绝缘层。地址解码器可以连接到第一导线结构中包括的导线中的每一条导线的第一端。地址解码器可以将电信号施加到导线。在导线中的每一条导线中，与第一端相邻的第一部分和与第二端相邻的第二部分可以具有不同的形状。第一部分中的第一电阻可以低于第二部分中的第二电阻。可以减小导线的RC延迟。
- 垂直存储器件-202210644833.6
- 权容奭;卢永植;朴相元;徐圣鋎;李东奎;郑宰镛 - 三星电子株式会社
- 2022-06-08 - 2022-12-16 - H01L27/11529
- 一种存储器件，包括：在第一方向和垂直于第一方向的第二方向上延伸的第一衬底，第一衬底包括存储单元区和第一外围电路区；以及第二衬底，包括第二外围电路区，在第一方向和第二方向上延伸，第二衬底在垂直于第一方向和第二方向的第三方向上与第一衬底重叠。该存储器件还包括：存储单元阵列，设置在存储单元区中并且包括在第三方向上延伸的多个垂直沟道结构；设置在第二外围电路区中的外围电路；以及在第三方向上延伸穿过第一外围电路区和第二外围电路区的电阻器。该电阻器包括在第一方向上与多个垂直沟道结构重叠的多个电阻接触结构。
- 半导体器件-202210611593.X
- 朴安洙;金雅廪;申昊文 - 三星电子株式会社
- 2022-05-31 - 2022-12-06 - H01L27/11529
- 一种半导体器件包括：外围电路区域，包括位于衬底上的电路元件，所述电路元件是用于提供页缓冲器和行译码器的元件；以及单元区域，包括栅电极层和沟道结构，所述栅电极层在与所述衬底的上表面垂直的第一方向上堆叠并连接到行译码器，所述沟道结构在所述第一方向上延伸以穿透所述栅电极层并连接到所述页缓冲器。所述行译码器包括在第一电源电压下操作的高电压元件和在比所述第一电源电压低的第二电源电压下操作的低电压元件。在所述高电压元件当中，至少一个第一高电压元件位于掺杂有具有第一导电类型的杂质的第一阱区中。至少一个所述低电压元件位于围绕所述第一阱区并掺杂有具有与所述第一导电类型不同的第二导电类型的杂质的第二阱区中。
- 存储装置-201810149169.1
- 清水峻 - 铠侠股份有限公司
- 2018-02-13 - 2022-12-02 - H01L27/11529
- 实施方式提供一种使晶体管的动作速度提高的存储装置。实施方式的存储装置具备：多个第1电极层，在第1方向上积层；两个以上的第2电极层，在所述第1方向上积层在所述第1电极层上；信道层，在所述第1方向上贯穿所述第1电极层及所述第2电极层；以及电荷累积层，设置在所述第1电极层与所述信道层之间。所述第2电极层的所述第1方向的层厚比所述第1电极层的所述第1方向的层厚更厚。
- 半导体装置及其制造方法-202210030520.1
- 泉隆史;籏崎晃次;中岛绅伍 - 铠侠股份有限公司
- 2022-01-12 - 2022-11-29 - H01L27/11529
- 本发明涉及一种半导体装置及其制造方法。实施方式提供一种能够改善存储器单元阵列的周边电路的电特性的半导体装置。一实施方式的半导体装置具备：半导体衬底；周边电路，设置在半导体衬底上；及积层体，具有设置在周边电路的上方的存储器单元阵列。周边电路具有：金属膜，包含硅；硅化物膜，积层在金属膜上；及势垒金属膜，积层在硅化物膜上。
- 半导体结构及其形成方法、以及存储器-202110452450.4
- 汪涵;郑凯;贺存哲 - 北方集成电路技术创新中心（北京）有限公司
- 2021-04-26 - 2022-10-28 - H01L27/11529
- 一种半导体结构及其形成方法、以及存储器，半导体结构包括：基底，包括多个分立的单元阵列区，用于形成存储单元；多条沿列向延伸且沿行向排布的隔离结构，位于基底中，单元阵列区的隔离结构的顶面低于基底的顶面；第一漏掺杂层，位于隔离结构沿行向第二侧露出的基底侧壁上；第二漏掺杂层，位于隔离结构沿行向第一侧露出的基底侧壁上；浮栅，位于单元阵列区的相邻隔离结构之间的部分基底上，且浮栅沿列向分立间隔排布；沿列向的源区，位于单元阵列区的相邻浮栅之间的基底内。本发明实施例使得第一漏掺杂层和二漏掺杂层的形成工艺免受离子注入工艺的限制，提高第一漏掺杂层和第二漏掺杂层的形成质量，优化半导体结构的性能。
- 闪存器件及其制作方法-201910891254.X
- 陈建奇 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2019-09-19 - 2022-10-28 - H01L27/11529
- 本申请涉及半导体制造领域，具体地涉及一种闪存器件及其制作方法。所述闪存器件包括：半导体衬底；隔离结构，位于所述半导体衬底内并隔离所述半导体衬底的有源区；位于所述半导体衬底的有源区上的隧穿氧化层和浮置栅极，其中，所述浮置栅极的顶部侧壁包括一凸出结构；位于所述隔离结构表面以及浮置栅极表面的控制栅介质层；位于所述浮置栅极之间，覆盖所述控制栅介质层表面的控制栅极。所述凸出结构提高了浮置栅极和控制栅极之间的接触面积，有效提高了器件的耦合比，进而改善了器件的性能。
- 半导体装置和包括该半导体装置的数据存储系统-202210381847.3
- 金敬勳;金嘉银;朴珠希;洪锡愚 - 三星电子株式会社
- 2022-04-12 - 2022-10-21 - H01L27/11529
- 提供了半导体装置和包括该半导体装置的数据存储系统。半导体装置包括：基底，具有第一区域、围绕第一区域的第二区域和围绕第二区域的第三区域；存储器结构，在第一区域上；第一缺陷检测器，在第二区域上；以及坝结构，在第三区域上，其中，坝结构围绕第一缺陷检测器并且包括堆叠在第三区域上的多条导线。
- 一种改善Eflash Cell区字线顶部氧化层被损坏的方法-202110449078.1
- 向磊;江晨 - 华虹半导体（无锡）有限公司
- 2021-04-25 - 2022-10-04 - H01L27/11529
- 本发明提供一种改善Eflash Cell区字线顶部氧化层被损坏的方法，硅基底上cell区的一侧设有外围区；cell区设有多个相互间隔的浮栅多晶硅结构，浮栅多晶硅结构被PEOX层覆盖；PEOX层被TEOS层覆盖；覆盖在每个浮栅多晶硅结构上的TEOS层彼此之间的空隙形成沟槽；外围区设有多晶硅层、位于多晶硅层上的PEOX层以及位于PEOX层上的TEOS层；在cell区和外围区形成覆盖TEOS层的第一BARC层；第一BARC层填充于cell区之间的沟槽；刻蚀第一BARC层，直至cell区之间的沟槽中的第一BARC层的厚度为
- 半导体存储装置-202110947764.1
- 前嶋洋 - 铠侠股份有限公司
- 2021-08-18 - 2022-09-27 - H01L27/11529
- 本发明提供一种能够缩小芯片面积的半导体存储装置。实施方式的半导体存储装置具备：第1及第2存储单元(MT)，设置在衬底上方；位线(BL0)，在Y方向上延伸，与第1存储单元电连接；第1贴合焊垫(BP1、BP2)，与位线(BL0)电连接；感测放大器(SA0)，与第1贴合焊垫电连接，对位线(BL0)的电压进行感测；位线(BL1)，与位线(BL0)相邻地在Y方向上延伸，与第2存储单元电连接；第2贴合焊垫(BP1、BP2)，与位线(BL1)电连接；以及感测放大器(SA1)，与第2贴合焊垫电连接，对位线(BL1)的电压进行感测。第1贴合焊垫与第2贴合焊垫相邻而在Y方向上排列，感测放大器(SA0)与感测放大器(SA1)相邻而在与Y方向交叉的X方向上排列。
- 一种位线驱动器-201910941098.3
- 陈亮;甘程 - 长江存储科技有限责任公司
- 2019-09-30 - 2022-09-20 - H01L27/11529
- 本申请公开一种位线驱动器，包括半导体衬底，位于半导体衬底内的沿设定方向设置的多个有源区，位于半导体衬底上的多个栅极结构，多个栅极结构沿所述设定方向间隔排列，各个栅极结构分别横跨对应的所述有源区，以及电连接多个栅极结构的金属层；即采用断开的栅极结构以及电连接多个断开的栅极结构的金属层代替现有技术中连续的栅极结构，减小了栅极结构覆盖相邻两个有源区之间区域的面积，从而增加了栅极结构与相邻两个有源区之间区域形成的类似场效应晶体管的阈值电压，即使在存储单元的擦除和编程电压增加的情况下，由于类似场效应晶体管的阈值电压增加，形成漏电流的阈值电压增加，减少漏电流的产生，从而能够相应提高位线驱动器的性能。
- 包含电容器结构的微电子装置及形成微电子装置的方法-202210637645.0
- M·A·史密斯 - 美光科技公司
- 2019-10-30 - 2022-08-30 - H01L27/11529
- 本申请案涉及包含电容器结构的微电子装置及形成微电子装置的方法。所述微电子装置包含：电容器结构，其包括包含平行于第一水平方向的相对场边缘的作用区域；及栅极区域，其包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘。所述微电子结构还包括：第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分。所述第二电介质材料在垂直方向上的高度可小于所述第一电介质材料的高度。
- 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统-202210091806.0
- K·R·帕雷克 - 美光科技公司
- 2022-01-26 - 2022-08-02 - H01L27/11529
- 本申请涉及形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统。形成微电子装置的方法包括形成微电子装置结构，所述微电子装置结构包括：第一控制逻辑区，其包括第一控制逻辑装置；以及第一存储器阵列区，其竖直上覆于所述第一控制逻辑区且包括竖直延伸的存储器单元串阵列。包括半导电材料的额外微电子装置结构附接到所述微电子装置结构的上部表面。去除所述半导电材料的一部分。在所述第一存储器阵列区上方形成第二控制逻辑区。所述第二控制逻辑区包括第二控制逻辑装置和所述半导电材料的剩余部分。在所述第二控制逻辑区上方形成第二存储器阵列区。所述第二存储器阵列区包括电阻可变存储器单元阵列。
- 一种页缓冲器、场效应晶体管及三维存储器-202110231575.4
- 陈亮;甘程 - 长江存储科技有限责任公司
- 2021-03-02 - 2022-07-19 - H01L27/11529
- 本申请实施例提供一种页缓冲器、场效应晶体管及三维存储器，所述页缓冲器应用于三维存储器，所述页缓冲器包括：至少一个晶体管单元；每一所述晶体管单元包括至少一个场效应晶体管，每一所述场效应晶体管至少包括：沟道区以及覆盖所述沟道区的栅极；所述栅极的第一端具有一外延区域，所述外延区域的尺寸大于所述栅极第二端所对应的延伸区域的尺寸，其中，所述第一端和所述第二端分别为所述栅极的相对的两端；所述外延区域用于连接接触孔，所述接触孔中填充有金属线，所述金属线用于向所述栅极提供电压，以导通所述场效应晶体管。
- 具有复合电介质膜结构的半导体存储器件及其形成方法-202210157953.3
- 陈胜捷;谢智仁;李铭伦;王伟民;刘铭棋 - 台湾积体电路制造股份有限公司
- 2022-02-21 - 2022-07-05 - H01L27/11529
- 本公开总体涉及具有复合电介质膜结构的半导体存储器件及其形成方法。公开了一种半导体存储器件及其形成方法。半导体存储器件包括：衬底，包括存储区域和外围区域；晶体管，包括位于外围区域中的金属栅极；复合电介质膜结构，位于晶体管的金属栅极之上，复合电介质膜结构包括第一电介质层以及第一电介质层之上的第二电介质层，其中第二电介质层的密度大于第一电介质层的密度；以及至少一个存储单元，位于存储区域中。复合电介质膜结构为金属栅极提供增强的保护以防止蚀刻损坏，从而提高器件性能。
- 非易失性存储器器件和包括该器件的非易失性存储器系统-202111457906.2
- 高獍鍲;李明勋;郭判硕;边大锡 - 三星电子株式会社
- 2021-12-02 - 2022-06-17 - H01L27/11529
- 一种非易失性存储器器件，包括：外围逻辑结构，包括衬底上的外围电路；水平半导体层，沿外围逻辑结构的上表面延伸；堆叠结构，沿第一方向布置在水平半导体层上，并且包括沿垂直于衬底的方向交替堆叠的层间绝缘膜和导电膜；第一开口，设置在堆叠结构之间并包括在水平半导体层中以暴露外围逻辑结构的一部分；以及第二开口，从第一开口沿与第一方向不同的第二方向布置，包括在水平半导体层中，并且设置为与第一开口相邻。外围逻辑结构包括在平面视图中与第二开口重叠并控制多个堆叠结构的操作的控制晶体管。
- 包含电容器的电子装置及相关方法和系统-202111477380.4
- K·R·帕雷克;S·C·耶路瓦鲁 - 美光科技公司
- 2021-12-06 - 2022-06-10 - H01L27/11529
- 本申请涉及包含电容器的电子装置，以及相关方法和系统。所述电子装置包含邻近于基底材料的一或多个电容器。所述一或多个电容器包括在所述基底材料内水平延伸的至少一个电极以及在所述基底材料内竖直延伸且接触所述至少一个电极的额外电极。所述至少一个电极位于所述基底材料的上部表面下方且与所述上部表面隔离。
- 非易失性存储器装置和包括其的存储器系统-202111305802.X
- 崔茂林;成政泰;尹尚希;全祐用;崔峻荣;黄允照 - 三星电子株式会社
- 2021-11-05 - 2022-06-03 - H01L27/11529
- 一种非易失性存储器装置包括第一结构和键合到第一结构的第二结构。第二结构包括：低电阻导电层；公共源极线层，其位于低电阻导电层上；堆叠结构，其位于公共源极线层上方；多个沟道结构，其穿过堆叠结构的单元区域，并且接触公共源极线层；虚设沟道结构，其穿过堆叠结构的台阶区域，并且接触公共源极线层；第二绝缘结构，其位于堆叠结构上；多个第二键合焊盘，其位于第二绝缘结构上；以及第二互连结构，其位于第二绝缘结构中。
- 半导体存储器、非易失性存储器-202111346621.1
- 原德正;柴田升 - 铠侠股份有限公司
- 2021-11-15 - 2022-05-27 - H01L27/11529
- 本发明的一实施方式能够提供能够抑制芯片面积增加的半导体存储器、非易失性存储器。根据一实施方式，半导体存储器(100)包括：存储器组(MG)，包括能够以3个以上的多个状态保持多位的数据的多个存储器元件(MC)；字线(WL)，连接于多个存储器元件；及第1电路(121)，将从外部控制器(200)接收到的1个外部地址变换为多个内部地址。存储器组能够保持的页面数据的第1页面尺寸比与外部地址对应的输入数据的第2页面尺寸小。
- 半导体器件、具有其的三维存储器及存储系统-202210130063.3
- 黄腾;姚兰;周璐 - 长江存储科技有限责任公司
- 2022-02-11 - 2022-05-13 - H01L27/11529
- 本申请提供了一种半导体器件、具有其的三维存储器及存储系统。该半导体器件包括：半导体衬底；多个晶体管结构，设置于半导体衬底的一侧；隔离结构，设置于半导体衬底中，隔离结构用于将半导体衬底分隔出多个有源区，各晶体管结构包括栅极、栅介质层和源/漏区，栅介质层和栅极层叠设置于有源区表面，源/漏区位于栅极两侧的有源区中；多个第一导电通道，设置于半导体衬底上，且第一导电通道与源/漏区连接设置；半导体连线层，设置于隔离结构远离半导体衬底的一侧表面，且半导体连线层连接被隔离结构间隔的至少一对相邻第一导电通道。本申请可以优化连线效率，减少了后续与存储器阵列键合时所需的互连层层数，进而降低了工艺难度。
- 半导体器件、存储器器件及其形成方法-202280000270.5
- 陈亮 - 长江存储科技有限责任公司
- 2022-01-04 - 2022-05-13 - H01L27/11529
- 在某些方面，一种半导体器件包括衬底、在衬底中的第一沟槽隔离、形成在第一沟槽隔离下方的第一掺杂区、形成在衬底中的第二掺杂区以及相邻于第二掺杂区形成的第一栅极结构。第一掺杂区为离子注入区，并且第一掺杂区与第二掺杂区之间的距离等于或大于0.6μm。
- 半导体存储装置-202110676029.1
- 沓挂静香 - 铠侠股份有限公司
- 2021-06-18 - 2022-05-06 - H01L27/11529
- 实施方式提供一种能够增大电容器电容的半导体存储装置。实施方式的半导体存储装置具备包括多个存储器单元的存储器单元阵列、以及控制存储器单元的动作且包含第一电容器的控制电路，第一电容器包括：半导体基板，具有第一面和与第一面对置的第二面，且包括p型的第一半导体区域、设于第一面与第一半导体区域之间的n型的第二半导体区域以及设于第一面与第二半导体区域之间并与第一半导体区域电连接的p型的第三半导体区域；第一电极，与第二半导体区域电连接；以及第一绝缘膜，设于第三半导体区域与第一电极之间。
- 半导体结构及其制备方法、三维存储器及存储设备-202111463123.5
- 张权;姚兰;华子群;石艳伟 - 长江存储科技有限责任公司
- 2021-12-02 - 2022-04-05 - H01L27/11529
- 本公开提供了一种半导体结构及其制备方法、三维存储器及存储设备，涉及半导体芯片技术领域，旨在解决三维存储器外围电路的集成度较低问题。所述半导体结构可以划分为高压阱区和低压阱区；半导体结构包括：基底，包括第一凹槽和至少一个第二凹槽，第一凹槽位于高压阱区，第二凹槽位于低压阱区；第一隔离结构，设置于第一凹槽内；第一隔离结构的厚度大于第一凹槽的深度；第二隔离结构，设置于第二凹槽内；第二隔离结构的厚度小于第二凹槽的深度；第一栅氧化层，位于高压阱区；第一栅氧化层设置于基底的表面上，且露出第一隔离结构。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
- 三维存储器结构中的电容器-202111004315.X
- 郭晓江;N·考希克;许帅;李濬 - 美光科技公司
- 2021-08-30 - 2022-03-01 - H01L27/11529
- 本申请涉及三维存储器结构中的电容器。存储器装置可使用阵列下电路CUA架构以三维布置构造。这种存储器装置的存储器阵列可包含以竖直布置的层次安置的存储器单元。在所述存储器阵列在衬底之上延伸的情况下，所述存储器阵列下的CUA区可包含用于所述存储器阵列的控制电路系统。邻近所述存储器阵列且安置在所述CUA区上方的空间可包含介电材料和导电结构，其中所述导电结构在所述介电材料中且在所述存储器阵列旁边竖直地延伸。由所述介电材料分离的所述导电结构可用作耦合在节点之间的电容器，其中所述节点配置成提供不同电压。这一电容器可耦合到所述存储器阵列的层级下方的电路或连接节点。
- 半导体器件及其制作方法、NAND存储器件-202180004328.9
- 姚兰;华子群;石艳伟 - 长江存储科技有限责任公司
- 2021-08-31 - 2022-02-22 - H01L27/11529
- 公开一种半导体器件及其制作方法、NAND存储器件，包括：形成衬底，衬底包括第一有源区以及隔离区；在隔离区与第一沟道区之间形成第一凹槽，第一凹槽部分位于隔离区中，且不贯穿隔离区；形成覆盖第一凹槽和第一沟道区的第一栅极绝缘层；在第一栅极绝缘层上形成第一栅极，第一栅极覆盖第一沟道区，且填充第一凹槽。
- 三维存储器及其制作方法-201910693235.6
- 张刚;霍宗亮 - 中国科学院微电子研究所
- 2019-07-29 - 2022-02-22 - H01L27/11529
- 一种三维存储器及其制作方法，三维存储器包括：正面相互贴合的存储单元和逻辑控制单元，该逻辑控制单元与控制电路连接，其特征在于，所述存储单元的第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，第一金属线和第二金属线均与该控制电路电性连接。通过将第二金属线和第一金属线分别布设于该存储单元中沟道层的上下两侧，通过分开布设第一金属线和第二金属线使得金属线的分布变得平衡，减小或避免了存储单元的形变；同时还通过分散布置第一金属线和第二金属线简化了金属布线，使得第一金属线和第二金属线与控制电路的连接线路布局相对简单，且提高了连接可靠性，避免了现有技术中由于布局复杂和工艺问题导致的连接可靠性问题。
- 半导体结构及其形成方法-202010765884.5
- 潘增耀;尤建祥;陈宏生;王景擁;韦承宏 - 华邦电子股份有限公司
- 2020-08-03 - 2022-02-18 - H01L27/11529
- 本发明提供了一种半导体结构及其形成方法，包含：形成主动层于基板上，基板具有相邻的字线预定区和选择栅极预定区；形成包含第三硬遮罩层的硬遮罩堆叠于主动层上；图案化第三硬遮罩层，形成第三硬遮罩，在字线预定区最靠近选择栅极预定区的两个紧临的第三硬遮罩之间具有第一间距，第一间距小于任何其他两个之间的第二间距；形成间隔物于第三硬遮罩的侧壁上，在两个紧临的第三硬遮罩的相对的侧壁上的两个间隔物合并成组合间隔物；形成图案化遮罩结构于选择栅极预定区中；将间隔物与图案化遮罩结构的图案转移到主动层，形成字线与选择栅极。将间隔物的图案转移到主动层的步骤包含将组合间隔物的图案转移到主动层，在最靠近选择栅极处形成第一字线。
- 半导体器件结构及其制备方法-202111195073.7
- 王欣;甘程;田武 - 长江存储科技有限责任公司
- 2020-10-15 - 2022-02-08 - H01L27/11529
- 本发明半导体器件结构及其制备方法，器件结构包括：半导体衬底、形成在半导体衬底中的有源区和隔离结构、栅极结构以及虚拟结构，虚拟结构至少位于相邻有源区之间的隔离结构上，并与栅极结构之间具有间距。本发明通过在相邻有源区之间的隔离结构上制备虚拟结构，该虚拟结构在隔离结构上的投影位于源极掺杂区之间或漏极掺杂区之间，并可以进一步延伸至相邻的源极掺杂区或漏极掺杂区上方形成交叠区域，可以阻挡部分离子注入，有效提高位线存储器的击穿电压，降低击穿风险，虚拟结构可以与栅极结构同时制备，不需要改变任何工艺条件和步骤，工艺简单可行，本发明的虚拟结构可以不额外增加器件面积。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
