[发明专利]一种SiC JBS二极管器件及其制备方法在审

专利信息
申请号: 202010733250.1 申请日: 2020-07-27
公开(公告)号: CN111799337A 公开(公告)日: 2020-10-20
发明(设计)人: 袁昊;刘延聪;胡彦飞;何艳静;汤晓燕;宋庆文;张玉明 申请(专利权)人: 西安电子科技大学
主分类号: H01L29/872 分类号: H01L29/872;H01L29/868;H01L21/329;H01L29/06;H01L29/16
代理公司: 西安铭泽知识产权代理事务所(普通合伙) 61223 代理人: 徐云侠
地址: 710071 陕*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种SiC JBS二极管器件及其制备方法,属于微电子技术领域,包括自下而上依次设置的阴极、N+衬底、N‑外延层、P+注入区和阳极,两个所述P+注入区之间设置有沟槽结构;本发明在两个P+注入区之间的肖特基接触面下方设置有沟槽结构,沟槽的引入可以增大肖特基接触面积,同时减小寄生电阻,降低了导通电阻,使器件更容易开启,解决了传统SiC JBS二极管由于缺乏载流子的调制导致导通电阻过大的问题。
搜索关键词: 一种 sic jbs 二极管 器件 及其 制备 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010733250.1/,转载请声明来源钻瓜专利网。

同类专利
  • 一种高效肖特基接触超势垒整流器-202310821634.2
  • 徐向涛;张澳航;张成方;陈文锁;王航;张力 - 重庆平伟实业股份有限公司;重庆大学
  • 2023-07-05 - 2023-10-27 - H01L29/872
  • 本申请提供一种高效肖特基接触超势垒整流器包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型柱状区,其与第一导电类型漂移区并排设置于基底背离所述阴极结构的一侧,其中第一导电类型漂移区与第二导电类型柱状区之间设置有隔离层;第二导电类型体区,其设置于第二导电类型柱状区背离第一导电类型衬底层的一侧,第二导电类型体区完全覆盖第二导电类型柱状区并部分延伸至第一导电类型漂移区;阳极结构,分别接触第二导电类型体区和第一导电类型漂移区;其中,在反向工作状态时,通过第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。
  • 一种GaN基准垂直结势垒肖特基二极管及其制备方法-202310967926.7
  • 王冲;李永鑫;马晓华;李昂;刘凯;郝跃 - 西安电子科技大学
  • 2023-08-02 - 2023-10-27 - H01L29/872
  • 本发明公开了一种GaN基准垂直结势垒肖特基二极管及其制备方法,该二极管包括:衬底层、缓冲层、N+传输层、N漂移层、阴极、阳极凹槽、P+二次外延层、介质层和阳极。本发明所制备的阳极肖特基金属深入阳极凹槽中并被P+二次外延层包围,竖状阳极肖特基金属可以有效分散器件反向偏置时的电场,提高二极管的反向耐压能力,减小反向漏电;N漂移层的斜面可以有效分散器件反向偏置时阳极附近的电场,增强二极管的反向耐压能力;P+二次外延层与介质层形成PiN结构,具有开启电压低、反向漏电小、耐压高和开关速率高的优点的同时,介质层可以减少漏电通路,进一步降低器件的反向漏电。
  • 一种漂移区非均匀掺杂的氧化镓基TMBS器件-202310996455.2
  • 贾仁需;程怡;元磊;王正华;张玉明 - 西安电子科技大学
  • 2023-08-08 - 2023-10-27 - H01L29/872
  • 本发明涉及一种漂移区非均匀掺杂的氧化镓基TMBS器件,包括:衬底层;N漂移区,N漂移区包括第一N漂移子区和第二N漂移子区,第一N漂移子区设置于衬底层上,第二N漂移子区设置于部分第一N漂移子区上;介质层,设置于第二N漂移子区两侧的第一N漂移子区的上表面和第二N漂移子区的两侧面;阳极,设置于介质层和第二N漂移子区上,阳极与第二N漂移子区的界面为肖特基接触;阴极,设置于衬底层中远离N漂移区的下表面,阴极与衬底层的界面为欧姆接触;N漂移区的掺杂浓度从阳极与第二N漂移子区的界面至第一N漂移子区与衬底层的界面线性增加。本发明通过优化漂移区的掺杂以获得均匀垂直的电场,可以最大化电场分布的面积,从而得到给定沟槽深度下的电压。
  • 一种N极性肖特基势垒二极管及其制备方法和应用-202310823090.3
  • 李国强;吴昌桐;曹犇;邢志恒;吴能滔 - 华南理工大学
  • 2023-07-05 - 2023-10-24 - H01L29/872
  • 本发明公开了一种N极性肖特基势垒二极管及其制备方法和应用。本发明的N极性肖特基势垒二极管的组成包括依次层叠设置的衬底、AlN成核层、GaN缓冲层、InGaN背势垒层、AlGaN沟道层、GaN势垒层和钝化层,还包括阳极金属电极、阳极金属场板和阴极金属电极,InGaN背势垒层中的In含量沿着远离衬底的方向逐渐增加。本发明的N极性肖特基势垒二极管具有漏电流较小、导带连续性好、势垒高度低、欧姆接触电阻小、响应速度快、抗击穿性能好、可靠性高等优点,适合进行大规模推广应用。
  • 合并PiN肖特基(MPS)二极管与其制造方法-202210738672.7
  • 陈伟梵;蔡国基 - 力拓半导体股份有限公司
  • 2022-06-24 - 2023-10-24 - H01L29/872
  • 本发明提供一种合并PiN肖特基(MPS)二极管,包括基板、第一导电类型的第一外延层、第二导电类型的数个掺杂区、第一导电类型的第二外延层以及肖特基金属层。第一外延层设置于基板的第一表面。掺杂区设置于第一外延层的表面,其中掺杂区由第一部分和第二部分组成,第一部分是电浮动的,且第二部分电连接至顶部金属。第二外延层设置于第一外延层的表面,其中有沟槽形成于第二外延层中,以暴露出掺杂区的第二部分。肖特基金属层共形沉积于第二外延层以及掺杂区中露出的第二部分上。
  • 一种P沟道肖特基势垒二极管及其制作方法-202311194818.7
  • 李国强 - 河源市众拓光电科技有限公司
  • 2023-09-15 - 2023-10-24 - H01L29/872
  • 本发明公开了一种P沟道肖特基势垒二极管及其制作方法,属于半导体器件领域,二极管包括衬底、阳极和阴极,衬底之上从下往上依次设置有GaN缓冲层、AlGaN势垒层、p‑GaN层和BeO层,BeO层为在p‑GaN层的(0001)面上生长的(0001)BeO膜;阳极穿过BeO层及p‑GaN层到达AlGaN势垒层,且与p‑GaN层的侧面肖特基接触;阴极穿过BeO层与p‑GaN层欧姆接触。AlGaN/p‑GaN形成异质结时产生一定浓度的二维空穴气,BeO层提升二维空穴气的浓度,从而使器件的P沟道导通电流增大,由此得到高性能的P沟道肖特基势垒二极管。
  • 一种横向高压功率半导体器件及生产工艺-202310673174.3
  • 张銮喜;王珩宇 - 浙江大学
  • 2023-06-07 - 2023-10-20 - H01L29/872
  • 本发明公开了一种横向高压功率半导体器件及生产工艺,包括衬底、漂移区、位于漂移区顶部的第二导电类型高掺杂阱区、第二导电类型横向掺杂顶层区、第一导电类型高掺杂阱区、位于漂移区上的场氧化层、阴极金属层、阳极金属层以及器件顶部的钝化层,阳极金属层与第二导电类型高掺杂阱区之间形成阳极欧姆接触层,阳极金属层与漂移区之间形成阳极肖特基接触层,阴极金属层与第一导电类型高掺杂阱区之间形成阴极欧姆接触层,场氧化层与第二导电类型横向掺杂顶层区相接触,第二导电类型横向掺杂顶层区内形成窄槽,窄槽内填充有电介质。本发明优化了横向器件的表面电场分布,有效抑制了表面电场的掉落,在保证较低比导通电阻的同时提高了器件的耐压性能。
  • 半导体器件-202010678491.0
  • 江口浩次;熊泽辉显;山下侑佑 - 株式会社电装
  • 2020-07-15 - 2023-10-20 - H01L29/872
  • 一种半导体器件,包括:肖特基二极管;半导体基板(10),其包括第一表面(10a)和与第一表面相反的第二表面(10b);肖特基电极(30),其放置在第一表面上并且与半导体基板肖特基接触;放置在肖特基电极上的第一电极(50);和第二电极(70),其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中,所述肖特基电极上的碳含量小于6×1019cm‑3
  • 半导体装置-201810972334.3
  • 杉本雅裕;髙桥勲;四户孝;人罗俊实 - 株式会社FLOSFIA
  • 2018-08-24 - 2023-10-20 - H01L29/872
  • 本发明提供一种具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且半导体特性优异的半导体装置。本发明制造一种半导体装置,所述半导体装置至少包括:n型半导体层,包括第一半导体作为主要成分;i型半导体层,包括第二半导体作为主要成分;以及p型半导体层,包括第三半导体作为主要成分,第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体,将得到的半导体装置用于功率器件等。
  • 一种具有MIS势垒的多级沟槽肖特基二极管-202223606853.9
  • 袁俊;郭飞;王宽;徐东;魏强明;黄俊;杨冰;吴畅 - 湖北九峰山实验室
  • 2022-12-31 - 2023-10-20 - H01L29/872
  • 本实用新型涉及半导体器件技术领域,提供一种具有MIS势垒的多级沟槽肖特基二极管,包括阳极、外延片、阴极及绝缘介质层;外延片包括半导体基底和半导体外延层,半导体外延层设于半导体基底上;阴极与半导体基底背离半导体外延层的一侧欧姆接触;阳极与半导体外延层背离半导体基底的一侧接触;半导体外延层背离半导体基底的一侧设有深沟槽,深沟槽沿第一方向延伸,深沟槽的内壁覆盖设有绝缘介质层,阳极沿第一方向延伸填充于深沟槽内,以构建形成金属‑绝缘介质层‑半导体(MIS)结构。本实用新型提供的多级沟槽肖特基二极管能够利用MIS势垒降低金属‑半导体接触界面的电场,提高肖特基势垒高度,提高了器件的击穿电压和长期工作的可靠性。
  • 一种沟槽肖特基二极管及其制备方法-202010244326.4
  • 王艳春;周亮 - 比亚迪半导体股份有限公司
  • 2020-03-31 - 2023-10-17 - H01L29/872
  • 本发明提供了一种沟槽肖特基二极管,包括形成于N型重掺杂半导体衬底上的N型轻掺杂半导体外延层,形成于所述N型轻掺杂半导体外延层的上部的多个沟槽,所述沟槽的底部形成有P型掺杂区;形成于所述沟槽的侧壁栅氧化层,覆盖在所述沟槽侧壁的栅氧化层和沟槽圆弧形底部的P型掺杂区的多晶硅,形成于势垒源区的浅层P型掺杂区,形成于所述N型轻掺杂半导体外延层上的绝缘层,形成于所述势垒源区和所述绝缘层之上的势垒金属层,形成于所述势垒金属层之上的阳极金属层,以及形成于所述N型重掺杂半导体衬底之下的阴极金属层。本发明可有效改善沟槽底部电场分布以及晶圆正面的表面态,在提高反向击穿电压的同时降低了正向导通电压。
  • 肖特基势垒二极管-202280016967.1
  • 有马润;藤田实;川崎克己;平林润 - TDK株式会社
  • 2022-01-28 - 2023-10-13 - H01L29/872
  • 本发明的技术问题在于,防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备:设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。设置在漂移层(30)的外周沟槽(61)的宽度(W1)比中心沟槽(62)的宽度(W2)宽。外周沟槽(61)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状,外周沟槽(61)的内周壁(S2)比外周壁(S1)更接近垂直。由此,在施加了逆向电压的情况下,在外周沟槽(61)的外周底部产生的电场被缓和。
  • 肖特基二极管-202310962661.1
  • 黄大海 - 思瑞浦微电子科技(上海)有限责任公司
  • 2023-08-01 - 2023-10-13 - H01L29/872
  • 本发明揭示了一种肖特基二极管,所述肖特基二极管包括P型衬底、位于P型衬底内的N型阱区、位于N型阱区内的第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离,所述第一掺杂区旁侧的N型阱区上形成有第一肖特基金属层,所述第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。本发明通过第二隔离结构断开肖特基结和PN结的连接,并对PN结进行限流或阻断,从而减小了衬底注入电流。
  • 肖特基势垒二极管-202280016981.1
  • 有马润;藤田实;川崎克己;平林润 - TDK株式会社
  • 2022-01-28 - 2023-10-13 - H01L29/872
  • 本发明的技术问题在于,防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备:设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。阳极电极(40)的一部分隔着绝缘膜(63)埋入外周沟槽(61)和中心沟槽(62)内。绝缘膜(63)随着朝向外侧而外周沟槽(61)的深度方向上的厚度变厚,由此,埋入外周沟槽(61)的阳极电极(40)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状。其结果是,在施加了逆向电压的情况下,在外周沟槽(61)的外周底部产生的电场被缓和。
  • 一种肖特基二极管及功率电路-202210313499.6
  • 王嘉乐;樊宗荐;张强;侯朝昭;董耀旗;许俊豪 - 华为技术有限公司
  • 2022-03-28 - 2023-10-10 - H01L29/872
  • 本申请涉及半导体技术领域,具体涉及一种肖特基二极管及功率电路。肖特基二极管包括:第一层;与第一层接触的第二层,第一层为半导体层和金属层中的一个,第二层为半导体层和金属层中的另一个,第一层和第二层之间存在肖特基势垒;耦合至第一层的载流子提供层,用于升高第一层中第一载流子的数量在第一层中载流子的总数量中的占比;其中,第一载流子的能量低于肖特基势垒在二极管处于关断状态时的高度;当肖特基二极管从关断状态进入导通状态时,肖特基势垒的高度降低,使得第一载流子越过肖特基势垒,进入第二层;或者,肖特基势垒的宽度减少,使得第一载流子隧穿过肖特基势垒,进入第二层。该肖特基二极管可以实现关态到开态的快速切换。
  • 一种基于多层沟槽刻蚀的超级结肖特基二极管及其制备方法-202310667545.7
  • 袁昊;雷邑平;汤晓燕;康皓博;宋庆文;张玉明 - 西安电子科技大学
  • 2023-06-06 - 2023-10-10 - H01L29/872
  • 本发明公开了一种基于多层沟槽刻蚀的超级结肖特基二极管,包括:由下至上依次设置的欧姆接触阴极、N+衬底层、N型碳化硅外延基层、至少一层N型碳化硅外延层和肖特基接触阳极;N型碳化硅外延基层开设有底层沟槽;每层N型碳化硅外延层开设有沟槽,沟槽由槽口至槽底方向贯穿N型碳化硅外延层,沟槽的内壁与底层沟槽的内壁位于同一平面,且沟槽和底层沟槽的内侧壁上覆盖有第一P型离子注入掺杂区;沟槽和底层沟槽内均填充有介质层,沟槽的深度为5~10μm。本发明还提供一种基于多层沟槽刻蚀的超级结肖特基二极管的制备方法。本发明利用浅沟槽实现深沟槽结构,提高了器件的耐高压性能,实现电荷平衡,以提升器件整体的电荷平衡情况。
  • 半导体器件以及电子装置-201980041794.7
  • 甲谷真吾 - 京瓷株式会社
  • 2019-06-26 - 2023-10-10 - H01L29/872
  • 意图改善半导体层中具有多个沟槽的半导体器件。半导体器件(1)具备:第1层(12),具有包含第1导电型的杂质的第1半导体;第2层(13),与第1层相接,具有包含比第1半导体低浓度的第1导电型的杂质的第2半导体;第1电极(21),与第1层的第1面相接;和第2电极(22),与第2层的第2面相接。第2层(13)还具有:第1沟槽(31a),在内部具有与第2电极连接的第3电极(23);和第2沟槽(33),位于比第1沟槽更靠近第2层的外周部的位置,在内部具有与第2电极连接的第4电极(24),第2电极(22)的整个外周端(22E)与第4电极(24)相接。
  • 一种双终端氮化镓基二极管及其制备方法-202310822885.2
  • 黄永;王亦飞;王东;宁静;陈兴;万坤;杨旭豪 - 西安电子科技大学芜湖研究院
  • 2023-07-05 - 2023-10-03 - H01L29/872
  • 本发明公开了一种双终端氮化镓基二极管及其制备方法,其中的器件包括:衬底以及设置于衬底上的缓冲层、沟道层和势垒层;P‑GaN双终端层,设置于势垒层上除阴极位置区域和阳极位置区域以外区域;P‑GaN双终端层包括分别设置于第一区域和第二区域的第一终端和第二终端,第一区域为P‑GaN双终端层靠近阳极位置区域的端部中的部分区域,第二区域为除第一区域以外的区域;第二终端为对第二区域的P‑GaN材料进行等离子体处理后得到;阴电极,设置于势垒层上的阴极位置区域;阳电极,设置于势垒层上的阳极位置区域,并与第一终端和第二终端均电接触。本发明中的器件,正向工作时电流密度较高、开启电压较低,反向工作时漏电电流较小、击穿电压较高。
  • 一种混合导通机制二极管-202310826403.0
  • 徐向涛;张澳航;张成方;陈文锁;王航;张力 - 重庆平伟实业股份有限公司;重庆大学
  • 2023-07-05 - 2023-10-03 - H01L29/872
  • 本申请提供一种混合导通机制二极管,包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型体区,其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧;锗硅区,其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧,其中所述第二导电类型体区和所述锗硅区通过所述第一导电类型漂移区分隔开;阳极结构,分别接触所述第二导电类型体区、所述第一导电类型漂移区和所述锗硅区;其中,在正向导通时,所述锗硅区与所述阳极结构的接触处形成空穴导通通道。本申请可通过混合导通机制提高器件大电流导通性能以及抗单粒子辐照性能。
  • 一种可切换正负极的硅基肖特基二极管及其制备方法-202211658812.6
  • 李涵;刘绪佳;何小月;解玖远;赵国程;陶蕾 - 广州大学
  • 2022-12-22 - 2023-09-29 - H01L29/872
  • 本发明涉及二维半导体纳米材料技术领域,且公开了一种可切换正负极的硅基肖特基二极管,包括少层六方氮化硼、γ‑硒化铟纳米片、少层石墨烯、金电极层、钛黏附层、二氧化硅绝缘层和硅基衬底,二氧化硅绝缘层设置在硅基衬底上,二氧化硅绝缘层上设置有钛黏附层,钛黏附层外表面设置有金电极层,所述γ‑硒化铟纳米片的一端置于金电极层上,另一端置于二氧化硅绝缘层表面,少层石墨烯一端置于γ‑硒化铟纳米片上,另一端置于金电极层上,少层六方氮化硼将γ‑硒化铟纳米片与少层石墨烯上方覆盖。
  • 半导体衬底及其制造方法-202180091931.5
  • 高村诚;前川拓滋;森本满;真砂纪之;冈孝保 - 罗姆股份有限公司
  • 2021-10-29 - 2023-09-29 - H01L29/872
  • 本发明的半导体衬底(1)具有:SiC单晶衬底(10SB);配置在SiC单晶衬底(10SB)的Si面上的石墨烯层(11GR);隔着石墨烯层(11GR)配置在SiC单晶衬底(10SB)的上方的SiC外延生长层(12RE);和配置在SiC外延生长层(12RE)的Si面上的多晶Si层(15PS)。也可以具有配置在多晶Si层(15PS)上的石墨衬底或者硅衬底。此外,也可以具有配置在SiC外延生长层(12RE)的C面上的SiC多晶生长层(18PC)。本发明提供低成本且高品质的半导体衬底及其制造方法。
  • 半导体装置-202210790718.X
  • 朝羽俊介;河野洋志 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-05 - 2023-09-29 - H01L29/872
  • 半导体装置具备第一导电型的第一半导体层、第二导电型的第二至第五半导体层、第一及第二电极。第一及第二电极电连接于第一半导体层。第一半导体层具有活性区域和末端区域。第一半导体层在活性区域中设于第一及第二电极之间。第二半导体层设于第一半导体层与第二电极之间,在从第一电极朝向第二电极的第一方向上具有第一层厚。第三半导体层设于末端区域,包围第二半导体层,在第一方向上具有比第一层厚长的第二层厚。第四半导体层包围第二及第三半导体层,与第三半导体层分离,且在第一方向上具有比第二层厚短的第三层厚。第五半导体层连接于第二半导体层,在末端区域中连接于第三及第四半导体层。第三及第四半导体层设于第一与第五半导体层之间。
  • 一种用N-区包围P+渐变环的碳化硅功率器件及其制备方法-202310722849.9
  • 袁昊;许雷雷;赵昊月;宋庆文;汤晓燕;张玉明;何晓宁 - 西安电子科技大学;陕西半导体先导技术中心有限公司
  • 2023-06-19 - 2023-09-29 - H01L29/872
  • 本发明公开了一种用N‑区包围P+渐变环的碳化硅功率器件,包括:由下至上依次设置的欧姆接触阴极、N+衬底层、N型外延区、N‑区以及位于N‑区上的终端区氧化物层和肖特基接触阳极;N‑区内具有多个有源区P+掺杂区域和多个终端区P+掺杂区域;有源区P+掺杂区域和终端区P+掺杂区域的掺杂离子浓度均呈高斯分布;N‑区的掺杂浓度小于N型外延区的掺杂浓度。本发明还提供一种用N‑区包围P+渐变环的碳化硅功率器件的制备方法。本发明采用浓度梯度较小的渐变的有源区P+掺杂区域和终端区P+掺杂区域,并形成一个包围有源区和终端区且比外延层掺杂浓度更低的N‑区,可以有效降低器件表面注入结处的峰值电场,从而提高反向大电流的雪崩应力。
  • 肖特基二极管及其制备方法-201911231606.5
  • 吕元杰;刘宏宇;王元刚;周幸叶;宋旭波;梁士雄;谭鑫;冯志红;马春雷;徐森峰 - 中国电子科技集团公司第十三研究所
  • 2019-12-05 - 2023-09-26 - H01L29/872
  • 本发明涉及半导体领域,特别涉及一种肖特基二极管及其制备方法。该制备方法包括:在衬底上外延n型氧化镓层;在所述n型氧化镓层上制备阳极金属层;在制备了阳极金属层的n型氧化镓层上制备掩膜层;其中,所述掩膜层具有倾斜的侧壁,所述侧壁的上边缘在所述阳极金属层上的投影位于所述阳极金属层的区域内或与所述阳极金属层的边缘重合;对器件正面进行干法刻蚀,直至阳极金属层对应区域以外的掩膜层去除,在所述n型氧化镓层形成内边缘和阳极金属层的边缘重合的斜面结构;去除器件表面残留的掩膜层,对器件正面进行高温退火处理,在n型氧化层中形成热氧化处理区;制备阴极金属层。采用上述制备方法可以提高制备的器件的击穿电压。
  • MPS二极管及其制作方法-202311071499.0
  • 张鹏;冯尹 - 珠海格力电子元器件有限公司;珠海格力电器股份有限公司
  • 2023-08-24 - 2023-09-19 - H01L29/872
  • 本发明提供了一种MPS二极管及其制作方法。该MPS二极管包括:半导体基底,包括顺序层叠的半导体衬底、第一外延层和第二外延层,第一外延层的厚度大于第二外延层的厚度,第二外延层的掺杂浓度大于第一外延层的掺杂浓度,且半导体基底具有第一掺杂类型;掺杂区,自第二外延层远离第一外延层的一侧表面延伸至第一外延层中,掺杂区具有第二掺杂类型,第一掺杂类型与第二掺杂类型相反;沟槽结构,自掺杂区远离半导体基底一侧的部分表面延伸至掺杂区中;欧姆接触层,至少覆盖沟槽结构的侧壁和底部。通过本申请,增加了MPS二极管中的欧姆接触层与掺杂区的接触面积,从而能够有效提高器件的抗浪涌能力,使得MPS二极管的性能得到大幅度提升。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top