[发明专利]数据读/写处理方法、装置及计算机可读存储介质在审

专利信息
申请号: 202010664093.3 申请日: 2020-07-10
公开(公告)号: CN113918216A 公开(公告)日: 2022-01-11
发明(设计)人: 高一郎 申请(专利权)人: 富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司
主分类号: G06F9/30 分类号: G06F9/30
代理公司: 深圳市赛恩倍吉知识产权代理有限公司 44334 代理人: 李艳霞
地址: 518109 广东省深圳市龙华新区观澜街道大三*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种数据读/写处理方法、装置及计算机可读存储介质,所述方法包括:接收数据读写请求;数据读写请求包括请求类型、数据以及地址;判断数据读写请求是否为读请求;在数据读写请求为读请求时,判断数据读写请求是否满足第一放置规则;其中,第一放置规则为数据读写请求对应的地址与写入命令队列中任意一个写请求对应的地址互不冲突;在数据读写请求不满足第一放置规则时,直接读取地址冲突的写请求对应的数据,可降低数据读取/写入的延迟。
搜索关键词: 数据 处理 方法 装置 计算机 可读 存储 介质
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司,未经富泰华工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010664093.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种预取函数段的方法以及网络设备-202210395251.9
  • 陈辉;陈运生;陈计亮;白崇吉 - 华为技术有限公司
  • 2022-04-15 - 2023-10-27 - G06F9/30
  • 一种预取函数段的方法包括:接收启动程序指令后,根据启动程序指令获取加载脚本,根据加载脚本将包括第一函数段和第二函数段的动态库文件加载到内存,执行第一函数段以及从内存预取第二函数段。第一函数段调用第二函数段的次数大于第一函数段调用其他函数段的次数,将对应不同函数库的第一函数段和第二函数段根据函数调用次数放在内存中的相邻位置,使得预取库间函数段时能够提高缓存命中率,提高程序处理效率。本申请还提供一种能够实现上述方法的网络设备。
  • 用于数据解压缩的硬件装置和方法-201680070746.7
  • S·K·萨特帕西;J·D·吉尔福德;S·K·马修;V·戈帕尔;V·B·苏瑞史 - 英特尔公司
  • 2016-11-27 - 2023-10-27 - G06F9/30
  • 描述了涉及数据解压缩的方法和装置。在一个实施例中,硬件处理器包括:核,用于执行线程并卸载用于包括文字代码、长度代码和距离代码的经编码经压缩数据流的解压缩线程;以及硬件解压缩加速器,用于执行所述解压缩线程以便:选择性地向第一电路提供所述经编码经压缩数据流以便将所述文字代码串行地解码成文字符号、将所述长度代码串行地解码成长度符号并且将所述距离代码串行地解码成距离符号,并且选择性地向第二电路提供所述经编码经压缩数据流以便从表中查找所述文字代码的所述文字符号、从所述表中查找所述长度代码的所述长度符号并且从所述表中查找所述距离代码的所述距离符号。
  • 超线程处理器-201880025858.X
  • 凯文·肖恩·哈雷 - 密集化有限公司
  • 2018-02-20 - 2023-10-27 - G06F9/30
  • 所公开的发明包括一处理器装置及方法,其使得一通用处理器能够达成典型处理器的两倍的操作频率,以面积适度增加及每次操作的能量适度增加来实现。本发明依赖于利用多个独立的执行流。用于多个寄存器文件的低面积及低能量存储器阵列以一适度的工作频率操作。通过包括保证来自相同线程的多个指令之间的间隔比访问所述寄存器文件的时间更宽的逻辑,可以以高于这个频率的一速率发出多个指令。本发明的结果是重叠长延迟结构的能力,这允许使用较低能量结构,从而减少每次操作的能量。
  • 一种发射单元中指令发射处理方法-202111070519.3
  • 魏敬和;刘德;周博文 - 中国电子科技集团公司第五十八研究所;中科芯集成电路有限公司
  • 2021-09-13 - 2023-10-27 - G06F9/30
  • 本发明公开一种发射单元中指令发射处理方法,属于计算机体系架构领域。根据指令类型设置指令的状态和需要进行唤醒的源操作数的数量;将指令加入发射队列,每个周期根据发射队列的占用情况,计算每条指令能够向前移动的距离;唤醒单元每周期输入已经被写入数据的物理寄存器号,自上而下与发射队列中所有的指令的源操作数寄存器号进行比较。根据比较结果设置指令的源操作数准备标志位,全部操作数准备好的指令所在的发射槽发出请求信号;所有发射槽请求信号输入发射选择逻辑,发射选择逻辑根据执行单元是否处于空闲状态决定要发射的指令数量,再根据指令先后顺序和发射队列中的位置选择相应数量的指令进行发射;被发射的指令从发射队列中清除。
  • 一种指令翻译方法及其相关设备-202210346585.7
  • 刘先喆;曾建江;吕研冬 - 华为技术有限公司
  • 2022-03-31 - 2023-10-24 - G06F9/30
  • 本申请实施例公开了一种指令翻译方法,方法包括:获取函数调用指令的返回指令;根据返回指令中指示的第二地址,获取第一地址映射结果,将第一地址映射结果存储至运行栈空间;获取返回指令的第二翻译结果,第二翻译结果为返回指令的二进制翻译结果,第二翻译结果指示从目标位置处获取并执行第一地址映射结果指示的指令。本申请复用了源程序的运行栈空间,节省了存储空间,且不需要每次翻译返回指令时都需要对返回指令的地址进行校验,降低了翻译时的开销,增加了程序运行的效率。
  • 一种信息处理方法、装置及设备-202210362375.7
  • 王兵 - 中国移动通信有限公司研究院;中国移动通信集团有限公司
  • 2022-04-07 - 2023-10-24 - G06F9/30
  • 本发明提供了一种信息处理方法、装置及设备,其中,信息处理方法,应用于第一通信设备,所述第一通信设备内设有至少一个指令计数器;所述方法包括:利用各所述指令计数器,获取分别对应的目标指令的标识;根据所述标识,控制各所述指令计数器的计数;其中,所述目标指令为当前正在执行的至少一个指令。本方案能够实现统计服务器实际执行指令的相关数量信息,从而支撑实现统计服务器实际执行指令的相关信息。
  • 一种通用输入/输出端口GPIO的控制方法和装置-202210326746.6
  • 周博;李奇峰 - 比亚迪半导体股份有限公司
  • 2022-03-30 - 2023-10-24 - G06F9/30
  • 本发明实施例提供一种通用输入/输出端口GPIO的控制方法和装置,所述方法包括:获取控制指令,控制指令用于指示针对多个GPIO的预设位进行位操作;根据控制指令,获取与多个GPIO的预设位匹配的整体位操作地址;采用与多个GPIO的预设位匹配的整体位操作地址,寻址多个GPIO的预设位对应的数据寄存器;控制多个GPIO的预设位对应的数据寄存器进行写操作,以完成针对多个GPIO的预设位进行位操作。本发明实施例通过匹配的整体位操作地址,针对多个GPIO的预设位进行位操作,实现多个GPIO的预设位同时控制输出或按时序需求控制输出的功能,无需通过软件程序按顺序依次配置单个位的位操作地址,避免软件程序全程参与工作流,从而可以避免程序空间的浪费,大大提高工作效率。
  • 进程入口的内核注入方法、代码执行方法、系统及设备-202210377204.1
  • 陈铭霖;张勇斌;张壹 - 数篷信息技术(深圳)有限公司
  • 2022-04-12 - 2023-10-24 - G06F9/30
  • 本发明公开了一种进程入口的内核注入方法、代码执行方法、系统及设备。该方法包括:守护设备接收通知信息,并根据通知信息获取被注入进程的进程信息,并根据进程信息确定被注入进程的进程句柄;守护设备根据进程句柄获取被注入进程的原始指令存储器;守护设备根据进程句柄对原始指令存储器进行修改,以得到目标指令存储器,其中,目标指令存储器存储目标代码,目标代码包括:回调指令,回调指令用于在执行完目标代码后回调到原始指令存储器;守护设备根据预设的线程句柄恢复被注入进程的主线程,并通过主线程执行目标代码。通过该方法的实施例提供了更稳定性,兼容性更完善的注入代码方式。
  • 在数据处理设备中的向量交叉-201880046751.3
  • 姆布·埃约勒;奈杰尔·约翰·斯蒂芬斯 - ARM有限公司
  • 2018-07-02 - 2023-10-24 - G06F9/30
  • 本发明公开了在数据处理设备中的向量交叉技术,向量交叉技术包含设备、指令、操作设备的方法,及模拟器实施方式。向量交叉指令指定第一源寄存器、第二源寄存器及目的地寄存器。第一组输入数据项是从第一源寄存器提取,且第二组输入数据项是从第二源寄存器提取。对从第一及第二组输入数据项取得的所选择的输入数据项对执行数据处理运算以产生一组结果数据项,该组结果数据项作为结果数据向量存储于该目的地寄存器中。第一源寄存器相依性结果数据项存储于目的地数据向量中的第一组交替位置中,且第二源寄存器相依性结果数据项存储于该目的地数据向量中的第二组交替位置中。
  • 十六进制浮点乘与加指令-202280018611.1
  • E·施瓦兹;S·佩尔;P·莱伯;K·谢尔姆;M·克莱恩;T·斯莱格尔;R·科普兰;郭欣 - 国际商业机器公司
  • 2022-03-01 - 2023-10-20 - G06F9/30
  • 执行指令以执行从针对该指令所配置的多个操作中选择的操作,执行指令包括:确定指令的选定操作数的值。确定值是基于指令的控件并且包括:基于指令的控件具有第一值,从选定操作数位置读取指令的选定操作数以获得选定操作数的值,以及基于指令的控件具有第二值,使用预定值作为选定操作数的值。将该值与指令的另一个选定操作数相乘以获得乘积。使用乘积以及指令的选定操作数执行算术运算以获得中间结果。从中间结果获得结果,以及将该结果放置在选定位置中。
  • 灵活返回和事件递送-202280018493.4
  • G·奈格;H·P·安文;V·尚伯格;D·古普塔 - 英特尔公司
  • 2022-03-01 - 2023-10-20 - G06F9/30
  • 描述了用于灵活返回和事件递送的技术。作为示例,示例性装置包括:解码器电路,用于对单个指令进行解码,该单个指令包括用于操作码的字段;以及执行电路,用于根据操作码执行经解码的单个指令,以在保持处于最高特权级别的同时引起从事件处置程序的返回,并建立在事件递送之前生效的返回上下文。
  • 用于加载多个数据元素的处理器、方法、系统和指令-201780058647.1
  • W·C·哈森普劳伽;C·J·纽本;小西蒙·C·史迪力;S·S·苏里 - 英特尔公司
  • 2017-08-30 - 2023-10-20 - G06F9/30
  • 一个方面的处理器包括多个紧缩数据寄存器和用于对指令解码的解码单元。该指令用于指示多个紧缩数据寄存器中用于存储源紧缩存储器地址信息的紧缩数据寄存器。源紧缩存储器地址信息包括多个存储器地址信息数据元素。执行单元与解码单元和多个紧缩数据寄存器耦合,该执行单元响应于指令而用于:从各自都与多个存储器地址信息数据元素中的不同存储器地址信息数据元素对应的多个存储器地址加载多个数据元素;以及将被加载的多个数据元素存储在目的地存储位置中。该目的地存储位置不包括多个紧缩数据寄存器中的寄存器。
  • 带宽控制设备、多线程控制器系统及访存带宽控制方法-202010991780.6
  • 姚涛;时兴;贾琳黎;林江 - 海光信息技术股份有限公司
  • 2020-09-18 - 2023-10-20 - G06F9/30
  • 本申请提供一种带宽控制设备、多线程控制器系统及访存带宽控制方法,带宽控制设备分别与LLC以及处理器核连接,处理器核支持多线程,处理器核与多级cache相通信;带宽控制设备用于获取LLC向下级存储单元发送的第一访存指令;带宽控制设备用于确定第一线程标识对应的第一处理优先级,并确定第一线程在预设时钟周期后发送访存指令的限制率;带宽控制设备用于向第一处理器核发送限制率,指示处理器核根据限制率,限制第一线程在预设时钟周期发送访存指令的数量。在处理器核的环节就实现了对低优先级的线程的访存带宽的限制,使得高优先级的线程生成访存指令在cache中可使用的缓存资源更多,兼顾对低优先级线程的带宽资源限制以及高优先级线程的顺畅运行。
  • 可变波阵面大小-201880006415.6
  • 迈克尔·J·曼托尔;布莱恩·D·恩贝林;马克·福勒 - 超威半导体公司
  • 2018-02-21 - 2023-10-13 - G06F9/30
  • 公开了用于在处理器上处理可变波阵面大小的系统、设备和方法。在一个实施方案中,处理器包括至少调度器、高速缓存和多个执行单元。当在第一模式下操作时,所述处理器在继续到着色器程序的下一指令之前在波阵面的多个部分执行相同的指令。当在第二模式下操作时,所述处理器在波阵面的第一部分执行一组指令。在所述第二模式中,当所述处理器在所述波阵面的所述第一部分完成该组指令的执行时,所述处理器在所述波阵面的第二部分执行该组指令,依此类推,直到所述波阵面的所有部分都已经被处理。所述处理器基于一个或多个条件来确定所述操作模式。
  • 用于图形处理的间接命令缓冲区-201910420574.7
  • M·因布罗格诺;M·瓦力恩特 - 苹果公司
  • 2019-05-21 - 2023-10-10 - G06F9/30
  • 本发明题为“用于图形处理的间接命令缓冲区”。本发明描述了用于编码和执行间接命令缓冲区的系统、方法和计算机可读介质。处理器创建被配置用于在后来的时间点由图形处理器编码到的间接命令缓冲区。处理器在命令缓冲区内编码引用所述间接命令缓冲区的生成命令,其中所述生成命令触发在所述图形处理器上执行在数据结构内编码一组命令的第一操作。处理器也在命令缓冲区内编码触发在所述图形处理器上执行第二操作的消耗命令,所述第二操作执行在所述数据结构内编码的所述一组命令。在编码所述命令缓冲区之后,处理器提交所述命令缓冲区用于在所述图形处理器上执行。
  • 存储器复制大小确定指令和数据传送指令-202180090697.4
  • 詹姆斯·宗-伦·杨;理查德·威廉·恩肖 - ARM有限公司
  • 2021-12-13 - 2023-10-03 - G06F9/30
  • 本发明描述了装置、方法和计算机程序,该装置包括:解码电路,该解码电路被配置为对指令进行解码;和处理电路,该处理电路响应于由该解码电路解码的这些指令来执行数据处理。响应于该解码电路对存储器复制大小确定指令进行解码,该存储器复制大小确定指令将源存储器地址、目的地存储器地址和待从由该源存储器地址指示的源存储器位置块复制到由该目的地存储器地址指示的目的地存储器位置块的字节总数指定为操作数,该处理电路被配置为基于该源存储器地址和该目的地存储器地址中的至少一者来确定存储器复制大小指示值,该存储器复制大小指示值指示待复制的该字节总数的子集。还描述了数据传送指令。
  • 用于控制指令的执行的设备与方法-201880043695.8
  • 格雷姆·彼得·巴尔内斯 - ARM有限公司
  • 2018-06-20 - 2023-09-29 - G06F9/30
  • 提供了用于控制某些指令的执行的设备和方法。该设备具有:处理电路,用于执行指令序列;整数存储元件,用于存储供处理电路访问的整数值;以及能力存储元件,用于存储供处理电路访问的能力。随后使用能力使用存储装置来存储能力使用信息。处理电路响应于指令序列中的至少一个指令的执行而根据能力使用信息生成将被存储在目的地存储元件中的结果。特别地,当能力使用信息标识能力状态时,结果作为能力来生成,并选择能力存储元件来作为目的地存储元件。相反地,当能力使用信息标识非能力状态时,结果作为整数值来生成,并选择整数存储元件来作为目的地存储元件。这允许指定指令的能力和非能力生成变体两者,而不需要在指令集内提供单独的指令。
  • 测试向量元素内部的位值-201880044656.X
  • 格里戈里奥斯·马格克里斯;奈杰尔·约翰·斯蒂芬斯 - ARM有限公司
  • 2018-06-27 - 2023-09-29 - G06F9/30
  • 提供了一种设备和操作设备的方法。该设备响应于指定源向量寄存器和索引的位测试指令,而对存储在该源向量寄存器中的多个元素执行位测试步骤以生成多个结果位。该位测试步骤包括:针对多个元素中的每个经处理元素,根据在源向量寄存器的该经处理元素中由索引指示的位位置处的受测位的值来设置该多个结果位中的各个结果位。该位测试指令因此使需要执行多个位测试的程序代码的性能能够增加,且可合适地表述为为向量化形式。
  • 电子设备、信息处理方法以及存储有信息处理程序的存储介质-201910925198.7
  • 铃木卡伦;今村圭一;彦坂直孝;竹口忠宽 - 卡西欧计算机株式会社
  • 2019-09-27 - 2023-09-29 - G06F9/30
  • 提供电子设备、信息处理方法以及存储有信息处理程序的存储介质。在具有多个运算处理部的电子设备中,对累积对象信息适当地进行管理。电子设备具备传感器部、第1累积值管理部和第2累积值管理部。传感器部取得累积对象信息。第1累积值管理部在第1CPU中发挥功能,对累积对象信息进行管理。第2累积值管理部在第2CPU中发挥功能,对累积对象信息进行管理。第1累积值管理部及第2累积值管理部以第1CPU的运转状态的切换为契机,将一方所管理的累积对象信息对另一方输出,另一方基于从一方输出的累积对象信息,使累积对象信息的管理继续。
  • 一种支持可变长向量处理的可配置处理器及其实现方法-202110871503.6
  • 雷国庆;隋兵才;王俊辉;郭维;郭辉;邓全;孙彩霞;倪晓强;郑重;黄立波;王永文 - 中国人民解放军国防科技大学
  • 2021-07-30 - 2023-09-26 - G06F9/30
  • 本发明公开了一种支持可变长向量处理的可配置处理器及其实现方法,本发明支持可变长向量处理的可配置处理器包括指令获取单元、指令译码与重命名单元、指令定序与分派单元、指令发射与执行单元、寄存器文件、高速指令与数据缓存以及用于初始或实时对是否支持可变长向量处理的选项进行配置的可配置单元,指令译码与重命名单元、指令发射与执行单元两者均包含复用的用于处理变长向量、固定长度向量处理的执行单元。本发明能够支持可变长向量处理,可复用现有通用微处理器的数据通路,最小化设计复杂度和实现代价,同时兼顾可配置和灵活性,在提供足够可配置的条件下还能够不让芯片面积显著增加。
  • 一种用于执行向量超越函数运算的装置和方法-202010603997.5
  • 请求不公布姓名 - 中科寒武纪科技股份有限公司
  • 2016-04-26 - 2023-09-26 - G06F9/30
  • 本公开提供了一种用于执行向量超越函数运算装置和方法,该装置包括:存储单元,存储向量运算指令相关的向量数据;寄存器单元,用于存储向量运算指令相关的标量数据;控制单元,用于对向量运算指令进行译码,并控制向量运算指令的运算过程;超越函数计算单元,用于对向量运算指令进行超越函数计算;其中,所述超越函数计算单元包括预处理部分和迭代计算部分,其中预处理部分对输入向量数据进行预处理,使其处于CORDIC算法能够处理的范围之内,所述迭代计算部分利用CORDIC算法对经过预处理的输入向量数据进行迭代运算,得到结果向量数据。
  • 一种计算装置、芯片、板卡、电子设备和计算方法-202010618129.4
  • 请求不公布姓名 - 上海寒武纪信息科技有限公司
  • 2020-06-30 - 2023-09-26 - G06F9/30
  • 本披露公开了一种计算装置、集成电路芯片、板卡和使用前述计算装置来执行运算操作的方法。其中该计算装置可以包括在组合处理装置中,该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互,共同完成用户指定的计算操作。组合处理装置还可以包括存储装置,该存储装置分别与设备和其他处理装置连接,用于存储该设备和其他处理装置的数据。本披露的方案可以提升包括例如人工智能领域在内的各类数据处理领域运算的运行效率,从而降低运算的整体开销和成本。
  • 用于根据触发条件执行指令的电路和方法-202280012249.7
  • 姆布·埃约勒;贾科莫·加布雷利;巴拉吉·韦尼 - ARM有限公司
  • 2022-01-19 - 2023-09-22 - G06F9/30
  • 本发明涉及一种电路,该电路包括处理电路,该处理电路被配置为根据匹配当前触发状态的相应触发条件来执行程序指令,并且响应于程序指令执行来设置下一触发状态;该处理电路包括:指令存储装置,该指令存储装置被配置为选择性地提供一组两个或更多个程序指令以供并行执行;和触发器电路,该触发器电路响应于通过执行程序指令而生成的触发状态以及响应于与给定的一组程序指令相关联的触发条件,来控制该指令存储装置以提供该给定的一组程序指令中的程序指令以供执行。
  • 用于安全指令执行流水线的指令和逻辑-201680067694.8
  • I·德赛;E·乌尔德-阿迈德-瓦尔 - 英特尔公司
  • 2016-11-15 - 2023-09-22 - G06F9/30
  • 一种处理器包括前端,所述前端用于接收经加密指令序列。所述处理器还包括解码器,所述解码器包括:用于从所述经加密指令序列中的分组中标识经加密命令的逻辑;用于从所述分组中标识密钥索引的逻辑;用于确定具有所述密钥索引的经加密操作码查找表的逻辑;用于基于所述密钥索引从所述经加密操作码查找表中查找经解码操作码的逻辑;以及用于转发所述经解码操作码以供执行的逻辑。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top