[发明专利]存储器的修复电路及方法在审

专利信息
申请号: 202010381917.6 申请日: 2020-05-08
公开(公告)号: CN113724771A 公开(公告)日: 2021-11-30
发明(设计)人: 林金溪 申请(专利权)人: 珠海南北极科技有限公司
主分类号: G11C29/00 分类号: G11C29/00
代理公司: 北京高沃律师事务所 11569 代理人: 杜阳阳
地址: 519080 广东省珠海市高新区*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种存储器的修复方法,是将多个一般位元分为多个第一群组,并将多个多余位元分为多个第二群组,当任一个第一群组中具有不佳位元时,选择一个第二群组来取代该第一群组。由于是以群组为修复单位,因此修复电路较为简单且面积较小,处理速度也更快。
搜索关键词: 存储器 修复 电路 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海南北极科技有限公司,未经珠海南北极科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010381917.6/,转载请声明来源钻瓜专利网。

同类专利
  • 擦除干扰检测方法、修复方法、装置、芯片及电子设备-202311152176.4
  • 温靖康;鲍奇兵;高益;王振彪;吴彤彤 - 芯天下技术股份有限公司
  • 2023-09-07 - 2023-10-20 - G11C29/00
  • 本发明涉及存储芯片技术领域,具体公开了一种擦除干扰检测方法、修复方法、装置、芯片及电子设备,其中,检测方法包括步骤:在芯片完成上电后的首次擦除操作中,基于全地址检测进行擦除干扰检测;在芯片完成上电后的非首次擦除操作中,基于随机检测或轮询检测进行擦除干扰检测;该检测方法在芯片完成上电后的首次擦除操作中便进行擦除干扰的全地址检测以对存在擦除干扰问题的存储单元进行擦除干扰修复,能将芯片中因该擦除轮次及掉电前擦除行为产生的所有存在擦除干扰现象的存储单元检测出来以进行及时修复,能有效提高擦除干扰检测的可靠性、准确性。
  • 3D芯片的存储器修复方法及相关设备-202110303967.7
  • 刘承林;宋炜哲 - 西安紫光国芯半导体有限公司
  • 2021-03-22 - 2023-10-13 - G11C29/00
  • 本申请实施例通过提供一种3D芯片的存储器修复方法及相关设备,用于解决目前3D芯片的存储器修复率较低的问题。其中,上述方法包括:根据芯片信息,对目标芯片中每个单芯片的按照存储器类型进行分类,得到第一类型芯片及第二类型芯片,其中,所述目标芯片为至少两个所述单芯片经过堆叠设置得到的3D芯片,所述芯片信息中包含每个所述单芯片中的修复资源信息及失效单元信息,所述第一类型芯片用于表征所述单芯片的存储器中修复资源不足,所述第二类型芯片用于表征所述单芯片的存储器中修复资源富余;通过所述第二类型芯片的剩余修复资源对所述第一类型芯片进行修复。
  • DRAM存储阵列的修复方法及相关设备-202110302568.9
  • 张朝锋;王春娟;王砚 - 西安紫光国芯半导体有限公司
  • 2021-03-22 - 2023-10-13 - G11C29/00
  • 本申请实施例通过提供一种DRAM存储阵列的修复方法及相关设备,用于解决常规的修复过程存在良率缺失的问题。上述方法包括:根据冗余资源和失效超级块,确定所述DRAM存储阵列中的存储块是否满足超级块修复条件,其中,所述超级块修复条件用于判断所述DRAM存储阵列中的冗余资源的数量是否满足所述存储块的失效超级块的修复数量,所述冗余资源和所述失效超级块均属于所述存储块,所述冗余资源为所述存储块中用于修复失效的存储介质,所述存储块中包含有超级块及子块,所述失效超级块为所述存储块中经检测已失效的超级块;若满足所述超级块修复条件,则生成对应的超级块修复方案;根据所述超级块修复方案,对所述DRAM存储阵列中的所述存储块进行修复。
  • 存储器电路装置及存储器检测方法-201810416428.2
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2018-05-03 - 2023-10-13 - G11C29/00
  • 本发明提供了一种存储器电路装置及存储器检测方法。所述存储器电路装置包括:存储单元阵列,包括用于存储数据的存储线和备用存储线;备用解码器控制电路,用于接收检测装置发送的受损存储线地址,并根据所述受损存储线地址开启对应的备用存储线,以使所述备用存储线代替所述受损存储线存储数据;其中,所述受损存储线地址是由检测装置在检测所述存储单元阵列中存储线的工作状态时确定的。本发明实施例可以实现:通过备用解码器控制电路可以根据受损存储线地址开启对应的备用存储线,无需通过外部的控制器控制开启备用存储线,这样提高了存储器电路装置的修补效率。
  • 一种半导体结构和存储器-202310863423.5
  • 王林 - 长鑫科技集团股份有限公司
  • 2023-07-13 - 2023-10-03 - G11C29/00
  • 本公开提供了一种半导体结构和存储器,半导体结构包括A个反熔丝阵列和A个比较模块;A个比较模块沿第一方向依次排列,A个反熔丝阵列沿第一方向依次排列,且1个比较模块和1个反熔丝阵列沿第二方向排列;每一反熔丝阵列存储有2个损坏行地址,每一比较模块用于形成2个地址比较器,地址比较器用于将目标行地址与一个损坏行地址进行比较。
  • 一种基于测试设备的异常存储芯片检测方法-202311108633.X
  • 潘志富;高二猛;鲁波;张梦杰 - 悦芯科技股份有限公司
  • 2023-08-31 - 2023-09-29 - G11C29/00
  • 本发明公开了一种基于测试设备的异常存储芯片检测方法,属于半导体测试技术领域,具体包括以下步骤:获得同一批次晶圆上的各个芯片的测试结果数据;对测试结果数据进行提取,得到特征数据,将每个芯片的测试数据结合生成每个批次晶圆的特征集,对特征集的进行特征归一化;获取多批次晶圆的特征集,计算所有特征集之间的加权欧式距离,并设置聚类的控制半径和最少相似个数;从多批次特征集中依次选出一个特征集,判断该特征集是否为噪声,否则将该特征集放入类别簇中;重复上述过程,提取若干次聚类后类别簇的聚类中心,若聚类中心发生较大偏移,则说明数据异常;本发明将聚类方法与芯片测试数据结合,能够快速对异常数据进行检测。
  • 包括修复存储装置的半导体设备-202310128197.6
  • 林尧燮;韩东观;姜叙贤;孙玄旭 - 三星电子株式会社
  • 2023-02-16 - 2023-09-29 - G11C29/00
  • 一种半导体设备包括第一半导体管芯,该第一半导体管芯包括多个第一存储器块和分别连接到多个第一存储器块的多个第一修复寄存器;以及第二半导体管芯,该第二半导体管芯包括多个第二存储器块、分别连接到多个第二存储器块的多个第二修复寄存器、以及其中存储了用于多个第一存储器块的第一多条修复信息和用于多个第二修复块的第二多条修复信息的修复存储装置。第一半导体管芯和第二半导体管芯彼此堆叠,并且当半导体设备通电时,多个第一修复寄存器从修复存储装置接收并存储第一多条修复信息,并且多个第一存储器块基于存储在多个第一修复寄存器中的第一多条修复信息执行修复操作。
  • 不具有单元阵列的集成电路芯片和裸片测试-201911251874.3
  • 金支焕;吴相默 - 爱思开海力士有限公司
  • 2019-12-09 - 2023-09-29 - G11C29/00
  • 本发明公开一种不具有单元阵列的集成电路芯片和裸片测试。集成电路芯片包括:第一穿通电极和第二穿通电极,它们穿通集成电路芯片而形成;传输电路,其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号中的一者,并将选择的信号传输至数据线;以及选择信号生成电路,其适用于在测试操作期间通过触发选择信号来生成选择信号。
  • 用于存储阵列的熔断器单元及其处理方法、存储阵列-202310824954.3
  • 俞剑;方少健 - 浙江力积存储科技有限公司
  • 2023-07-06 - 2023-09-26 - G11C29/00
  • 本公开的实施例提供一种用于存储阵列的熔断器单元及其处理方法、存储阵列。熔断器单元包括:多个熔断器子单元。其中,每个熔断器子单元包括多个熔断器组和一个第一熔断器。每个熔断器组包括多个第二熔断器。每个熔断器组能够存储存储阵列的一个缺陷存储地址并且每个熔断器组与存储阵列的一个冗余存储地址相关联。在目标熔断器子单元的目标熔断器组中的所有第二熔断器的值相同的情况下,目标熔断器子单元的第一熔断器用于指示是否使用目标冗余存储地址来替换指定存储地址。目标冗余存储地址是与目标熔断器组相关联的冗余存储地址。指定存储地址是目标熔断器组所存储的地址。
  • 存储器系统及该存储器系统的操作方法-201811603118.8
  • 具德会;金容兑 - 爱思开海力士有限公司
  • 2018-12-26 - 2023-09-26 - G11C29/00
  • 本发明公开一种存储器系统,该存储器系统可以包括:存储器装置,包括多个通道、联接到各个通道的多个管芯和多个超级块;以及控制器,控制存储器装置,其中控制器包括:检测器,当联接到第一通道并属于第一超级块组的第一管芯中出现坏块时,在第一管芯中搜索第一可用保留块,并且当第一管芯中不存在第一可用保留块时,在联接到第一通道并属于第二超级块组的第二管芯中搜索第二可用保留块;以及分配器,当存在第二可用保留块时,利用第二可用保留块替换坏块。
  • 半导体结构的修复系统、修复方法、存储介质及电子设备-202210226732.7
  • 杨志;黄涛 - 长鑫存储技术有限公司
  • 2022-03-09 - 2023-09-19 - G11C29/00
  • 本公开是关于半导体技术领域,涉及一种半导体结构的修复系统、修复方法、存储介质及电子设备,半导体结构包括主存储区和冗余存储区,本公开的修复系统包括测试电路、控制电路及修复电路,其中:测试电路用于对主存储区进行缺陷测试,以确定主存储区的失效单元及失效单元的位置信息;控制电路与测试组件连接,用于存储失效单元的位置信息,并根据位置信息生成修复信号;修复电路与控制组件连接,用于接收修复信号,并通过冗余存储区对失效单元进行修复操作。本公开的半导体结构的修复系统可降低修复成本,提高产品良率。
  • 一种并行冗余修正电路-202010053416.5
  • 晏颖;金建明 - 上海华力微电子有限公司
  • 2020-01-17 - 2023-09-19 - G11C29/00
  • 本发明提供一种并行冗余修正电路,包括:冗余修正标识产生模块,用于将输入的字地址和预设的冗余修正位所在的字地址比较;由修正位控制阵列和修正值阵列一一对应组合而成的修正阵列模块;修正位控制阵列受控于冗余修正标识,并将修正位地址进行解码后按照修正位地址的解码顺序一一并联而产生;用于将读入的每个字数据按位同步输入到所述修正位控制阵列中的修正模块。本发明采用并行处理方式代替传统的根据冗余位进行逐一修正的串行修正方式,减少修正过程中所需时间,相应降低了所需功耗;采用并行处理方式也简化电路和版图设计,缩减了版图面积,对于需要冗余修正数据位多的大容量OTP应用,效果明显。
  • 存储器和命令序列处理系统-202310462071.2
  • 马茂松;刘建斌 - 长鑫存储技术有限公司
  • 2023-04-26 - 2023-09-15 - G11C29/00
  • 本公开提供了一种存储器和命令序列处理系统,涉及半导体技术领域。该存储器包括:解码单元,用于接收外部芯片发送的命令序列,并对命令序列进行解码,以生成命令序列的解码数据;编码单元,用于对命令序列的解码数据进行编码输出;其中,命令序列为外部芯片访问存储器时向存储器发送的数据。本公开可以提高采集命令序列的准确度并降低费用。
  • 存储器阵列修补方法-202310462132.5
  • 徐伟;许家齐;吕翼君;汪锡 - 长鑫存储技术有限公司
  • 2023-04-26 - 2023-09-15 - G11C29/00
  • 本公开提供一种存储器阵列修补方法,涉及半导体技术领域。该方法包括:获取目标存储器阵列的故障单元位置信息;读取预设格式的冗余架构数据;对冗余架构数据按照预设格式进行解析,获得多个冗余架构的信息,多个冗余架构中各个冗余架构对应各自的备用电路配置,备用电路配置包括至少一个备用行和至少一个备用列;对于多个冗余架构中的各个冗余架构,通过第一冗余分析算法根据故障单元位置信息和冗余架构的信息进行备用电路模拟分派,获得模拟修补结果;根据各个冗余架构的模拟修补结果从多个冗余架构中确定目标冗余架构,以利用目标冗余架构对应的备用电路配置对目标存储器阵列进行修补。该方法提高了故障单元修复效率。
  • 半导体备用单元的启动方法-202310077435.5
  • 陈奕儒;饶瑞修 - 南亚科技股份有限公司
  • 2023-02-01 - 2023-09-12 - G11C29/00
  • 本公开提供一种半导体备用单元的启动方法。该启动方法包括:连接一熔丝元件到一半导体备用单元。该熔丝元件包括一主动区,包括:一源极区;以及一漏极区,设置在该源极区旁边;一栅极区,设置在该主动区上;以及一浅沟隔离结构,围绕该主动区。该方法亦包括施加一应力电压在该熔丝元件的该漏极区上;累积多个电子在该浅沟隔离结构邻近该主动区的一部分中;产生一导电路径,该导电路径经由该漏极区到该源极区,以使该熔丝元件是导电的;以及经由该熔丝元件而启动该半导体备用单元。
  • 具有封装后修复功能的存储设备及其修复方法-202211562810.7
  • 请求不公布姓名 - 提米芯创(上海)科技有限公司
  • 2022-12-07 - 2023-09-08 - G11C29/00
  • 本申请提供了一种具有封装后修复功能的存储设备及其修复方法,所述具有封装后修复功能的存储设备,包括存储单元,所述存储设备还包括:置于所述存储设备内的FAM寄存器组,所述FAM寄存器组中的每一FAM寄存器用于根据外部命令记录一失效的存储单元的地址;嵌入式处理器,包括:编程控制器及FAM计数器,所述FAM计数器用于在程序执行开始时依次选择所述FAM寄存器组中的所述FAM寄存器,所述编程控制器用于根据所述FAM计数器所选择的FAM寄存器的地址位信息对相应的失效的存储单元进行封装后修复,直至所有所述FAM寄存器的地址位信息输出完毕。上述技术方案,使所述存储设备执行一个外部命令即可对多个存储单元进行封装后修复,大大提高了修复的效率。
  • 测试方法、装置、电子设备、存储介质及计算机程序-202210174935.6
  • 江向前 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - G11C29/00
  • 本申请实施例提供一种测试方法、装置、电子设备、存储介质及计算机程序,该方法包括:对冗余阵列中的所有第二位元写入第一数值;采用待验证的目标映射关系通过冗余阵列的第二位元对主阵列中对应的第一位元进行修复,映射关系包括第二位元的地址与对应的第一位元的地址之间的修复关系;对主阵列中所有第一位元写入第二数值,第一数值与第二数值不同;判断第二位元中的数值是否为第一数值,若否,则将第二位元作为实际修复位元,并记录实际修复位元的地址;根据预设映射关系和实际修复位元的地址判断目标映射关系是否正确。本申请实施例可以通过对主阵列的修复和简单的读写过程,实现对目标映射关系的有效验证。
  • 数据纠错电路和数据传输电路-202210173543.8
  • 冀康灵 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - G11C29/00
  • 本公开提供一种数据纠错电路和数据传输电路,数据纠错电路包括:解码模块,输入端连接数据总线,用于接收第一数据和所述第一数据的校验码,并基于所述校验码输出所述第一数据的纠错码;纠错锁存模块,第一输入端连接所述数据总线,第二输入端连接所述解码模块的输出端,用于锁存所述纠错码对应的所述第一数据,并根据所述纠错码和对应的所述第一数据生成并输出第二数据。本公开实施例可以通过一个数据纠错电路实现对交替传输的奇数据和偶数据进行校验和纠错。
  • 一种内存信号的校准方法、装置、计算机设备及存储介质-202310677677.8
  • 金霞;王晓;刘波;李婷婷 - 苏州浪潮智能科技有限公司
  • 2023-06-08 - 2023-08-29 - G11C29/00
  • 本发明涉及计算机技术领域,公开了一种内存信号的校准方法、装置、计算机设备及存储介质,该方法包括:获取待校准信号的第一数量个采样点和采样点的第一时间间隔;在第一数量个采样点中选择第二数量个目标采样点,并采集目标采样点的第二时间间隔;根据目标采样点的电平有效性,获取对待校准信号进行校准时的第一延迟周期;在任意两两相邻目标采样点的电平有效性出现跳变的情况下,根据该相邻目标采样点之间采样点的电平有效性,获取对待校准信号进行校准时的第二延迟周期;根据第一延迟周期和第二延迟周期,校准待校准信号。本发明解决了对内存信号进行校准时,确定内存信号的延迟周期需要对每个内存信号进行多次采样,耗费时间较多的问题。
  • 一种闪存读取方法及装置-202310363141.9
  • 刘新;孔德生;刘露;赵跃;胡逸天;陈光润 - 浙江华忆芯科技有限公司
  • 2023-03-30 - 2023-08-29 - G11C29/00
  • 一种闪存读取方法及装置,用以在闪存读取过程中发生数据错误时找到最佳的读取电压。该方法包括:以第一电压作为读取电压读取闪存中指定页面的数据时,若发生数据错误,则将所述第一电压进行偏移,得到满足预设条件的第二电压;所述第一电压为历史读取所述指定页面的数据的读取电压;以所述第二电压作为读取电压读取所述指定页面的数据。
  • 一种测试电路、集成芯片及测试方法-202180088171.2
  • 许团辉 - 华为技术有限公司
  • 2021-05-25 - 2023-08-29 - G11C29/00
  • 一种测试电路、集成芯片及测试方法,用以减小测试电路的面积。测试电路用于对存储器进行测试,包括控制器和响应分析器。控制器用于向响应分析器发送第一读取指令,以读取第一地址对应的第一数据,第一读取指令中携带第一地址、第二数据和第一测试序号,第一测试序号用于指示响应分析器对第一部分比特位进行测试,第一数据包括M比特,第一部分比特位对应M比特中的第n比特至第n+P比特,M>0,P<M,n≥0;响应分析器用于向存储器发送第二读取指令,然后接收存储器发送的第一数据,并根据第一测试信号将第一数据中位于第一部分比特位的子数据,与第二数据中位于第一部分比特位的子数据进行比较,将第一测试结果输出至控制器。
  • 存储器-202310355882.2
  • 鲁耀华 - 长鑫存储技术有限公司
  • 2023-04-06 - 2023-08-18 - G11C29/00
  • 本申请提供一种存储器,该存储器包括:多个主存储阵列、多个冗余阵列和多个写选择电路;冗余阵列用于替换主存储阵列中的故障存储单元;写选择电路接收M组数据,用于根据写选择信号,将M组数据中的待修复数据输出至对应的冗余阵列的数据传输路径或者不输出数据。本方案能够实现故障替换下的数据处理。
  • Flash模块测试方法和系统-202310549412.X
  • 江福民;朱俊汇;蔡瑞青;柳炯 - 赛迪工业和信息化研究院集团(苏州)有限公司
  • 2023-05-16 - 2023-08-11 - G11C29/00
  • 本发明公开了一种Flash模块测试方法和系统,属于晶圆测试领域领域。对于内嵌Flash模块芯片的测试,需要对Flash模块进行多次的读、写这两种操作。现有技术的方案是先写一个pattern,后续想对Flash某一地址位进行操作时,读取并修改pattern中的命令、地址和数据,通过run pattern来完成对目标地址位的操作。其中,修改地址步骤耗时明显。针对现有技术中存在的Flash模块测试耗时长的问题,本发明优化了地址格式转换和pattern生成及更新步骤,在测试机中预先加载对应所有测试地址的读和写两类pattern,它可以实现Flash模块测试时间优化,提升测试效率。
  • 一种应用于固态硬盘的闪存测试及处理方法和系统-202310538929.9
  • 王远军;涂晶 - 深圳市领德创科技有限公司
  • 2023-05-15 - 2023-08-04 - G11C29/00
  • 本发明提出了一种应用于固态硬盘的闪存测试及处理方法和系统。所述闪存测试及处理方法包括:针对所述固态硬盘中的闪存单元进行划分,获取闪存工作单元和闪存备用单元;利用闪存工作单元的运行参数指标判定是否建立闪存工作单元与闪存备用单元之间的数据备份传输通道;在建立闪存工作单元与闪存备用单元之间的数据备份传输通道之后,按照第一数据备份比例,向所述闪存备用单元内进行数据备份;根据定期检测获取的闪存工作单元对应的运行参数指标判定是否利用闪存备用单元对闪存工作单元进行替换。所述系统包括与所述方法步骤对应的模块。
  • 存储器装置及其自修复方法、芯片及其测试方法-202310653584.1
  • 代开勇;吴博;陈奎;潘于 - 海光信息技术股份有限公司
  • 2023-06-05 - 2023-08-04 - G11C29/00
  • 一种存储器装置及其自修复方法、芯片及其测试方法。该存储器装置包括存储器阵列、第一选通器、内建自测试电路和自修复电路。存储器阵列包括寄存器阵列和/或锁存器阵列;第一选通器配置为根据使能控制信号选择读写模式或测试模式;内建自测试电路配置为在测试模式下对存储器阵列进行内建自测试,以确定存储器阵列的故障信息;自修复电路包括映射表,配置为在写数据时根据故障信息将对应于存储器阵列的故障行的数据写在映射表中,在读数据时根据故障行的故障地址从映射表中读取数据。该存储器装置通过将数据写入自修复电路中从而避免访问寄存器阵列和/或锁存器阵列的故障行,能够有效提高芯片良率,提高修复后的芯片的可测试性。
  • 一种OTP的冗余纠错结构-202010356064.0
  • 梁思思;任凤霞;万书芹;叶明远;蒋颖丹;季惠才;薛颜 - 中国电子科技集团公司第五十八研究所
  • 2020-04-29 - 2023-08-01 - G11C29/00
  • 本发明公开了一种OTP的冗余纠错结构,包括冗余存储阵列、地址译码模块和逻辑控制模块。冗余存储阵列分为存储已损坏存储单元地址的A空间和用于替换已损坏存储单元的B空间;地址译码模块用于将输入地址A8:0译码;逻辑控制模块用于比较输入地址和存储于A空间中的已损坏存储单元的地址,产生控制信号控制主存储阵列中出现损坏存储单元情况下的存储器读操作。本发明的冗余纠错结构,由于存储阵列出错率低,且有针对性的增加冗余存储空间,大大减少了芯片面积的浪费;直接替换已损坏存储单元,不用逻辑判决,可纠正所有存储数据类型的错误;利用寄存器实现冗余纠错,纠错速度快,效率高。
  • 能够执行软封装后修复操作的半导体存储器装置-202310033010.4
  • 松原靖;A·威尔逊;染谷稔 - 美光科技公司
  • 2023-01-10 - 2023-07-21 - G11C29/00
  • 本公开涉及能够执行软封装后修复操作的半导体存储器装置。本文中公开一种设备,其包含:熔丝阵列电路,其包含各自分配到多个熔丝地址中的对应一者且配置成可操作地存储熔丝数据的多个熔丝集合;及第一电路,其配置成产生且依序更新熔丝地址以依序从所述多个熔丝集合读取所述熔丝数据。所述第一电路配置成基于第一信号而改变更新所述熔丝地址的频率。
  • 电子熔丝电路-202010528662.1
  • 姚泽华;陈懿范 - 晶豪科技股份有限公司
  • 2020-06-11 - 2023-07-18 - G11C29/00
  • 一种电子熔丝电路,包含:环形地址锁存器,用以响应于第一时钟脉冲信号接收具有串行i比特的第一输入地址,并响应于第二时钟脉冲信号输出具有串行j比特的第二输入地址;控制信号产生电路,用以接收所述第二输入地址,并用以解码所述第二输入地址来产生m比特的多个第一控制信号以及n比特的多个第二控制信号,其中所述多个第一控制信号以及所述多个第二控制信号并行传输,且j为m,n的因数;以及电子熔丝组,包含j个电子熔丝。若第一控制信号中的任一个具有第一逻辑值且第二控制信号中的任一个具有第一逻辑值,则电子熔丝组中对应的电子熔丝会被烧入。
  • 动态随机存储器状态检测方法、装置、电子设备-202310228685.4
  • 张海洋;朱中志;朱本强;刘绪明;钟云洋 - 嬴彻星创智能科技(上海)有限公司
  • 2023-03-08 - 2023-07-04 - G11C29/00
  • 一种动态随机存储器状态检测方法、装置、电子设备,所述方法包括:通过通用串行总线与片上系统建立测试连接;将测试数据和写入指令发送给所述片上系统,所述写入指令使得所述片上系统将所述测试数据写入动态随机存储器的预定区域;将读取指令发送给所述片上系统,所述读取指令使得所述片上系统自所述动态随机存储器的预定区域读取存储数据;自所述片上系统获取所述存储数据,将所述存储数据与所述测试数据进行一致性对比。本发明不需要将动态随机存储器自成品中拆卸出来,能够在片上系统的内存测试功能缺失的情形下,完成对动态随机存储器的工作状态的检测。
  • 熔丝烧写方法及装置-202310364877.8
  • 朱亚林 - 长鑫存储技术有限公司
  • 2023-04-03 - 2023-07-04 - G11C29/00
  • 本公开提供一种熔丝烧写方法及装置,属于半导体技术领域。该方法包括:通过内存模组的命令地址引脚向内存模组依次加载n个熔丝地址,其中内存模组中封装m个芯片,m个芯片共享命令地址引脚,每个芯片中包括N个熔丝,m和N均为大于1的正整数,n为大于1且小于或等于N的正整数;通过控制指令开启内存模组中的熔丝开关电路;基于所加载的n个熔丝地址对m1个目标芯片中的目标熔丝进行烧写,m个芯片包括m1个目标芯片,m1为大于或等于1且小于或等于m的正整数。本公开通过同时加载多个熔丝地址,并基于加载的多个熔丝地址对多个目标芯片上的目标熔丝进行烧写,可以提高熔丝的烧写效率,减少测试时长。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top