[发明专利]一种基于缺陷俘获材料的半浮栅存储器及其制备方法有效

专利信息
申请号: 202010346220.5 申请日: 2020-04-27
公开(公告)号: CN111477625B 公开(公告)日: 2023-02-07
发明(设计)人: 朱宝;陈琳;孙清清;张卫 申请(专利权)人: 复旦大学;上海集成电路制造创新中心有限公司
主分类号: H10B12/00 分类号: H10B12/00
代理公司: 上海正旦专利代理有限公司 31200 代理人: 陆飞;陆尤
地址: 200433 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明属于半导体存储器技术领域,具体为一种基于缺陷俘获材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括:半导体衬底,为第一掺杂类型;半导体衬底表面的半浮栅阱区,为第二掺杂类型;贯穿半浮栅阱区的U型槽;覆盖U型槽表面的第一栅介质层,在半浮栅阱区形成开口;覆盖第一栅介质层的第一金属栅,在开口处与半浮栅阱区接触;覆盖第一金属栅的浮栅;覆盖浮栅表面和部分半浮栅阱区表面的第二栅介质层,覆盖第二栅介质层的第二金属栅;位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙;位于第一栅极叠层和第二栅极叠层两侧的源极和漏极;浮栅为缺陷俘获材料。本发明可以有效地增强电荷保持能力,从而增加存储器的刷新时间。
搜索关键词: 一种 基于 缺陷 俘获 材料 半浮栅 存储器 及其 制备 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学;上海集成电路制造创新中心有限公司,未经复旦大学;上海集成电路制造创新中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010346220.5/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体结构及半导体结构的制造方法-202310966168.7
  • 顾婷婷 - 长鑫科技集团股份有限公司
  • 2023-07-31 - 2023-10-27 - H10B12/00
  • 本公开实施例提供一种半导体结构及半导体结构的制造方法,半导体结构包括:基底;位于基底上的第一晶体管,包括第一半导体层、第一栅极、第一电极及第二电极,第一栅极至少绕第一半导体层侧壁设置,第一电极和第二电极分别与第一半导体层的两端电接触;位于第一晶体管远离基底一侧的第二晶体管,包括第二半导体层、第二栅极、第三电极及第四电极,第二栅极绕第二半导体层侧壁设置,第三电极和第四电极分别与第二半导体层的两端电接触;第三电极与第一栅极电接触,第一半导体层与第二半导体层均沿第一方向延伸,第一方向与基底朝向第一晶体管的表面相交。本公开实施例至少有利于在保证半导体结构占据较小的布局空间的同时,提高半导体结构的性能。
  • 一种半导体结构的制备方法和半导体结构-202310981392.3
  • 徐坤;吴小鹏;张楠;胡洋 - 长鑫科技集团股份有限公司
  • 2023-08-03 - 2023-10-27 - H10B12/00
  • 本公开实施例提供了一种半导体结构的制备方法和半导体结构,其中,制备方法包括:衬底包括多个有源区并分为第一区域和第二区域。形成共形覆盖第一区域和第二区域的第一介质层、半导体层和第一掩膜层,并去除部分第一掩膜层以在第一区域上形成第一图案。形成填充第一图案之间的间隙并覆盖第一图案及第二区域表面的填充层,并形成覆盖第二区域的填充层表面的第一掩膜图案,在一道刻蚀工艺中至少去除填充层覆盖第一图案及第二区域表面的部分并去除第一图案以形成位于第一区域的第二图案。去除被第二图案暴露出来的半导体层、位于半导体层下方的部分第一介质层及部分有源区,以在第一区域上以形成接触孔,接触孔暴露出部分有源区。
  • 存储器元件的制造方法-202310077389.9
  • 蔡子敬 - 南亚科技股份有限公司
  • 2023-02-01 - 2023-10-27 - H10B12/00
  • 本申请提供一种具有阶梯状位元线(BL)的存储器元件的制造方法,该制造方法包括:提供具有一第一表面的一半导体基板;设置位于该半导体基板的该第一表面上方的一第一介电层、位于该第一介电层上方的一导电层、及位于该导电层上方的一第二介电层;在该第二介电层上方设置一图案化遮罩;去除该第二介电层、该导电层及该第一介电层从该图案化遮罩露出的部分,以形成一第一沟槽;形成环绕该第一介电层、该导电层及该第二介电层的一间隙壁;在该第二介电层及该间隙壁上方设置一能量分解遮罩;用一电磁辐射照射该能量分解遮罩的一部分;去除该能量分解遮罩被该电磁辐射照射的该部分;以及去除该第二介电层从该能量分解遮罩露出的一部分。
  • 存储器元件-202211665404.3
  • 蔡子敬 - 南亚科技股份有限公司
  • 2022-12-23 - 2023-10-27 - H10B12/00
  • 本申请提供了一种具有阶梯状位元线(BL)的存储器元件。该存储器元件包括:一半导体基板,包括一第一表面;以及一位元线,设置于该半导体基板的该第一表面上,其中该位元线包括一第一介电层、设置于该第一介电层上方的一导电层、设置于该导电层上方的一第二介电层、及环绕该第一介电层、该导电层及该第二介电层的一间隙壁,其中该第二介电层包括被该间隙壁环绕的一第一部分、及设置于该第一部分上方并从该间隙壁露出的一第二部分,且其中该第一部分的一第一宽度大致上大于该第二部分的一第二宽度。
  • 半导体器件-202310347433.3
  • 李玟浚;金基俊;金容锡 - 三星电子株式会社
  • 2023-04-03 - 2023-10-27 - H10B12/00
  • 公开了半导体器件。所述半导体器件包括:栅电极,在基底上;存储器主体结构,延伸穿过栅电极;源极层,在存储器主体结构的端部处,并且包括掺杂有p型杂质的锗;以及漏极层,在存储器主体结构的另一端部处,并且包括金属或金属合金。存储器主体结构可包括:主体,包括未掺杂的多晶硅;电荷存储图案,在主体的侧壁上;以及阻挡图案,在电荷存储图案的外侧壁上,并且接触栅电极。
  • 半导体装置-202310465058.2
  • 安濬爀;李基硕 - 三星电子株式会社
  • 2023-04-26 - 2023-10-27 - H10B12/00
  • 提供了半导体装置。所述半导体装置包括:基底,包括有源区域,有源区域包括第一区域和第二区域;位线,在基底上沿第一方向延伸,并且电连接到有源区域的第一区域;间隔结构,设置在位线的侧表面上;接触结构,设置在间隔结构的侧表面上,并且电连接到有源区域的第二区域;以及数据存储结构,设置在接触结构上,并且电连接到接触结构。接触结构包括:导电接触层,包括第一部分和设置在第一部分上的第二部分;阻挡层,围绕导电接触层的第一部分;以及气隙,围绕导电接触层的第二部分。
  • 存储器及其制作方法-202110790979.7
  • 周仲彦 - 长鑫存储技术有限公司
  • 2021-07-13 - 2023-10-27 - H10B12/00
  • 本申请提供一种存储器及其制作方法,涉及存储技术领域,用于解决存储器中的衬底损耗大的技术问题。该存储器的制作方法包括:提供衬底,衬底包括核心区和外围区;核心区包括多个有源区以及隔离多个有源区的浅沟槽隔离区;在各有源区和外围区中均形成多个字线沟槽;在各字线沟槽内形成导电层,外围区的导电层的上表面至衬底的上表面的距离小于核心区的导电层的上表面至衬底的上表面的距离;在导电层上形成多晶硅层;去除核心区的部分多晶硅层以及外围区的全部多晶硅层;在核心区的字线沟槽中以及外围区的字线沟槽中形成阻挡层。通过减小外围区暴露导电层的接触孔深度,避免形成接触孔时造成的衬底损耗,从而改善存储器中晶体管等器件的性能。
  • 半导体结构制备方法及半导体结构-202111027788.1
  • 宛强;占康澍;夏军;李森;刘涛;徐朋辉 - 长鑫存储技术有限公司
  • 2021-09-02 - 2023-10-27 - H10B12/00
  • 本发明提供一种半导体结构的制备方法及半导体结构,应用于集成电路制造领域,本发明半导体结构的制备方法能够避免在图案转移的过程中,掩膜层侧壁形成弓形弯曲,进而避免后续形成的电接触结构之间形成连接桥,提高半导体结构的性能。另外,本发明制备方法还利用第一隔离条与第二隔离条来间接界定接触孔的位置,从而避免利用凸台来界定接触孔的位置,避免了对准偏移,大大提高了对准精度。
  • 一种半导体器件及其制造方法、电子设备-202310986412.6
  • 刘朝 - 北京超弦存储器研究院
  • 2023-08-08 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,所述半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿所述不同层沿着垂直衬底方向延伸;所述晶体管包括第一电极和环绕所述字线侧壁的半导体层;所述半导体层包括开口背离所述字线的第一凹槽,所述第一电极51位于所述第一凹槽内且与所述半导体层连接。本实施例提供的方案,第一电极位于半导体层的凹槽内,在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层,使得刻蚀更易控制,且便于在不改变工艺的情况下,更换不同的导电薄膜作为第一电极,有利于器件的迭代更新。
  • 一种半导体器件及其制造方法、电子设备-202310986429.1
  • 刘朝;戴瑾 - 北京超弦存储器研究院
  • 2023-08-08 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿所述不同层沿着垂直衬底方向延伸;所述晶体管包括第一电极,栅极绝缘层,环绕所述字线侧壁的半导体层,设置在所述半导体层和所述栅极绝缘层的侧壁之间的保护层;第一电极设置在半导体层的第一凹槽内。本实施例提供的方案,第一电极设置在半导体层的第一凹槽内,在制造过程中可以使用易于刻蚀的膜层占据导电薄膜所在的膜层,使得刻蚀更易控制,且便于在不改变工艺的情况下,更换不同的导电薄膜作为第一电极,有利于器件的迭代更新。
  • 动态随机存取存储器及其制造方法-202010511356.7
  • 柯婷婷;曾健旭 - 华邦电子股份有限公司
  • 2020-06-08 - 2023-10-27 - H10B12/00
  • 本发明提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括埋入式字线、第一介电层、位线及位线接触结构。埋入式字线形成于基板的字线沟槽中,且沿着第一方向延伸。第一介电层形成于字线沟槽中。第一介电层位于埋入式字线之上且直接接触埋入式字线。位线形成于基板上,且沿着与第一方向垂直的第二方向延伸。位线接触结构形成于基板上,且位于位线与基板之间。位线接触结构的底表面高于第一介电层的顶表面。本发明所提供的动态随机存取存储器,可精准地控制位线接触结构的位置与尺寸,能够明显改善存储器装置的良率。
  • 一种半导体器件及其制造方法、电子设备-202311000832.9
  • 桂文华;艾学正;王桂磊;戴瑾;王祥升 - 北京超弦存储器研究院
  • 2023-08-10 - 2023-10-27 - H10B12/00
  • 一种半导体器件及其制造方法、电子设备,涉及半导体技术领域的器件设计及其制造,半导体器件包括:垂直于衬底方向分布的多个存储单元,所述多个存储单元包括:多个晶体管和电容器,分布于不同层沿着垂直衬底方向堆叠;字线,贯穿不同层沿着垂直衬底方向延伸;晶体管包括第一源/漏电极、第二源/漏电极和环绕字线侧壁的半导体层;沿着垂直衬底的方向交替分布的第一绝缘层和导电层,贯穿不同层的至少一个第一孔;电容器的第二极包括设置在第一极上设置的第一孔内的内电极。本实施例提供的半导体器件,第二极设置在贯穿第一极的第一孔内,有利于减小器件面积,增大器件密度。
  • 半导体结构及其制造方法-202110908060.3
  • 陈荣华 - 长鑫存储技术有限公司
  • 2021-08-09 - 2023-10-27 - H10B12/00
  • 本发明实施例公开一种半导体结构及其制造方法,半导体结构包括衬底、有源柱结构、字线、栅介质层和本体线,有源柱结构设于衬底上;字线设于有源柱结构的第一侧,且沿第一方向延伸,栅介质层设置在字线与有源柱结构的沟道层之间;本体线设于有源柱结构第二侧,且沿第一方向延伸,本体线与沟道层直接接触;其中,第一侧和第二侧相反设置。
  • 半导体结构及其制作方法-202210329106.0
  • 邵光速;肖德元;邱云松 - 长鑫存储技术有限公司
  • 2022-03-31 - 2023-10-24 - H10B12/00
  • 本申请提供一种半导体结构及其制作方法,涉及半导体技术领域,用于解决半导体结构良率较低的技术问题,该制作方法包括:在基体中形成多条间隔设置且沿第一方向延伸的第一沟槽;在第一沟槽的侧壁上形成第一绝缘层,第一绝缘层的厚度小于目标值,第一绝缘层围合成第二沟槽;对暴露在第二沟槽内的衬底进行硅化反应;在第二沟槽的侧壁上形成第二绝缘层,第二绝缘层围合成第三沟槽,第一绝缘层和第二绝缘层的厚度之和等于目标值;在第三沟槽内形成隔离层。通过在第一沟槽的侧壁形成第一绝缘层,且其厚度小于目标值,暴露的衬底较多,硅化后的衬底沿第二方向连成一体,以提高半导体结构的性能。
  • 一种半导体结构及其制备方法-202210369163.1
  • 尹晓明;周俊;王桂磊 - 北京超弦存储器研究院;长鑫科技集团股份有限公司
  • 2022-04-08 - 2023-10-24 - H10B12/00
  • 本申请提供了一种半导体结构及其制备方法。所述一种半导体结构,包括:层叠设置的衬底、第一结构和第二结构;所述第一结构包括第一晶体管和第二晶体管,所述第一晶体管包括第一晶体管源极、第一晶体管沟道、第一晶体管栅极和第一晶体管漏极,所述第二晶体管包括第二晶体管源极、第二晶体管沟道、第二晶体管栅极和第二晶体管漏极,所述第一晶体管沟道为凹字型结构,第一晶体管栅极位于第一晶体管沟道的凹型结构内,所述第二晶体管沟道为凹型结构,第二晶体管栅极位于第二晶体管沟道的凹型结构内;第二结构,所述第二结构包括第一连接线,所述第一连接线被配置成电连接所述第一晶体管漏极和所述第二晶体管栅极。
  • 半导体元件-202211677154.5
  • 林育廷;林惠如 - 南亚科技股份有限公司
  • 2022-12-26 - 2023-10-24 - H10B12/00
  • 本公开提供一种半导体元件。该半导体元件具有一基底,界定多个沟槽;以及多个位元线接触点,设置在该基底上,其中至少一个位元线接触点设置在由该基底所界定的其中一个沟槽内,其中该多个沟槽具有一第一列以及一第二列,而该第一列的一间距不同于该第二列的一间距。
  • 半导体结构及其形成方法-202210728561.8
  • 黄士庭 - 南亚科技股份有限公司
  • 2022-06-24 - 2023-10-24 - H10B12/00
  • 一种形成半导体结构的方法包括以下步骤。提供基板,其中基板具有主动区、相邻主动区的隔离结构以及在主动区上的接触件。在基板上形成介电堆叠。在介电堆叠上形成多晶硅层。蚀刻多晶硅层与介电堆叠,以形成开口,使得基板的接触件被暴露。形成导电层在开口中。然后,沉积原子层沉积氧化层在开口的侧壁上,以提升产品质量。此外,一种半导体结构亦在此发明。
  • 半导体元件的制备方法-202310085525.9
  • 林育廷;林惠如 - 南亚科技股份有限公司
  • 2023-02-01 - 2023-10-24 - H10B12/00
  • 本公开提供一种半导体元件的制备方法。该半导体元件具有一基底,界定多个沟槽;以及多个位元线接触点,设置在该基底上,其中至少一个位元线接触点设置在由该基底所界定的其中一个沟槽内,其中该多个沟槽具有一第一列以及一第二列,而该第一列的一间距不同于该第二列的一间距。
  • 半导体结构及其制备方法、三维存储器、电子设备-202210357044.4
  • 范人士;郭朵;卜思童;方亦陈;丁士成;景蔚亮;谭万良;王正波 - 华为技术有限公司
  • 2022-04-06 - 2023-10-24 - H10B12/00
  • 本申请提供了一种半导体结构及其制备方法、三维存储器、电子设备,涉及半导体芯片技术领域,旨在如何提高三维存储器的存储密度。该半导体结构包括外围堆叠层、电容器、第一接触柱和第一信号线,外围堆叠层包括层叠设置的多个膜层对,膜层对包括第一介质层和栅极层,多个膜层对形成多个台阶。电容器包括第一电极和第二电极。第一接触柱位于第一目标台阶的上方,且一端与形成第一目标台阶的膜层对中的栅极层电连接,第一目标台阶为多个台阶中的一个台阶。第一信号线与第一接触柱的另一端电连接,第一信号线被配置为向栅极层传输第一电压信号,栅极层被配置为形成第一电极。上述半导体结构应用于三维存储器中,以实现数据的读取和写入操作。
  • 存储器、半导体结构及其形成方法-202210349047.3
  • 邵光速;苏星松;肖德元 - 长鑫存储技术有限公司
  • 2022-04-01 - 2023-10-24 - H10B12/00
  • 本公开是关于半导体技术领域,涉及一种存储器、半导体结构及其形成方法,本公开的形成方法包括:提供衬底;在衬底内形成多组沿第一方向间隔分布的支撑柱,每组支撑柱沿第二方向间隔分布,第一方向与第二方向相交;形成填充相邻支撑柱的顶部间隙的支撑层;采用外延生长工艺在各支撑柱的顶部分别形成外延柱;在各外延柱及各支撑柱共同构成的结构的表面形成电容结构。本公开的半导体结构的形成方法可增加存储容量,提高产品良率。
  • 半导体结构及其制造方法-202210327098.6
  • 许明智;许琼霖 - 华邦电子股份有限公司
  • 2022-03-30 - 2023-10-24 - H10B12/00
  • 本发明提供一种半导体结构及其制造方法。上述半导体结构包括基底、第一支撑层与多个支撑柱。基底包括监控区。监控区包括第一区与第二区。第一支撑层位于第一区与第二区中,且位于基底上方。多个支撑柱位于第二区中。多个支撑柱穿过第一支撑层且彼此互不相连。每个支撑柱朝基底延伸。上述半导体结构可有效地提升半导体结构的结构强度,以防止监控区中的支撑层崩裂。
  • 半导体结构及其制备方法-202210320417.0
  • 吴润平;金泰均;元大中;朴淳秉 - 长鑫存储技术有限公司
  • 2022-03-29 - 2023-10-24 - H10B12/00
  • 本发明涉及一种半导体结构及其制备方法。半导体结构的制备方法包括:提供衬底,所述衬底包括阵列区域和与所述阵列区域相连接的外围区域;于所述阵列区域上设置多个焊垫,相邻所述焊垫之间形成有隔离沟槽;于所述隔离沟槽的侧壁形成待刻路径层。上述半导体结构的制备方法,在形成焊垫之后,于焊垫之间的隔离沟槽侧壁形成待刻路径层,待刻路径层可以与阵列区域中的待刻材料层相接触,因此可以在阵列区域和外围区域形成平整的表面后,再依次去除待刻路径层和待刻材料层;由于外围区域具有平整的表面,因此可以在其表面形成高质量的保护材料层,避免外围区域中的器件或材料层被破坏,从而提高产品良率。
  • 半导体结构及其形成方法-202310517496.9
  • 黄猛 - 长鑫存储技术有限公司
  • 2023-05-10 - 2023-10-24 - H10B12/00
  • 本公开实施例提供一种半导体结构及其形成方法,半导体结构包括:中间器件层,中间器件层具有第一面和第二面,第一面具有第一焊盘,第二面具有第二焊盘,中间器件层包括存储单元阵列,第一焊盘与存储单元阵列的字线电连接,第二焊盘与存储单元阵列的位线电连接;第一器件层位于第一面上,且第一器件层的表面具有第三焊盘,第三焊盘与相应的第一焊盘电连接,第一器件层包括字线驱动器,第三焊盘与字线驱动器电连接;第二器件层位于第二面上,且第二器件层的表面具有第四焊盘,第四焊盘与相应的第二焊盘电连接,第二器件层包括位线感测放大器,第四焊盘与位线感测放大器电连接。本公开实施例至少有利于提升半导体结构的性能。
  • 半导体结构的制作方法及半导体结构-202110444445.9
  • 杨蒙蒙;白杰 - 长鑫存储技术有限公司
  • 2021-04-23 - 2023-10-24 - H10B12/00
  • 本发明提供一种半导体结构的制作方法及半导体结构,涉及半导体制造技术领域,用于解决基底内的器件损伤的技术问题,该制作方法包括:提供基底,基底包括核心区和位于核心区外且相邻的外围区,基底上形成有预设阻挡层,预设阻挡层覆盖核心区和外围区;去除外围区对应的至少部分预设阻挡层,以暴露部分基底,保留的预设阻挡层形成第一阻挡层;在第一阻挡层和基底上依次形成层叠的介质层和第一导电层;去除第一阻挡层上的部分介质层和部分第一导电层,保留第一阻挡层上靠近外围区的部分介质层和部分第一导电层。通过第一阻挡层和介质层部分重叠,减少基底暴露,降低基底被去除部分的风险,进而降低了基底内的器件暴露甚至损伤的风险。
  • 集成电路、DRAM电路及用于形成其的方法-202110012540.1
  • 石上仁志;兵头贤太郎 - 美光科技公司
  • 2021-01-06 - 2023-10-24 - H10B12/00
  • 本申请涉及集成电路、dram电路及用于形成其的方法。一种用于形成集成电路的方法包括形成具有导电通孔的导电线结构,导电通孔横向地处于紧邻的导电线结构之间且沿着导电线结构纵向间隔开。第一绝缘材料横向地形成于紧邻的导电通孔之间。第二绝缘材料直接形成于第一绝缘材料上方且直接形成于导电通孔上方。第二绝缘材料包括硅、碳、氮及氢。第三材料直接形成于第二绝缘材料上方。第三材料与第二绝缘材料包括相对彼此不同的组成。直接从第二绝缘材料上方去除第三材料且此后第二绝缘材料的厚度被减小。第四绝缘材料直接形成于厚度减小的第二绝缘材料上方。多个电子组件形成于第四绝缘材料上方,且通过第四绝缘材料及第二绝缘材料个别地直接电耦合到个别导电通孔。
  • 半导体结构及其制造方法-202110815328.9
  • 陈荣华 - 长鑫存储技术有限公司
  • 2021-07-19 - 2023-10-24 - H10B12/00
  • 本发明公开一种半导体结构及其制造方法,半导体结构包括:衬底、有源柱结构、位线和本体线以及字线,衬底包括阵列区和外围区;有源柱结构设于阵列区内;位线和本体线分别设置于有源柱结构的两相对侧,且位线和本体线沿第一方向延伸;字线成对设置于有源柱结构的两相对侧,字线沿第二方向延伸,且第二方向垂直于第一方向;其中,成对设置的字线位于外围区的部分相连接。
  • 半导体结构及其制备方法-202310661104.6
  • 蒋懿;邱云松;肖德元;胡敏锐;廖昱程;冯道欢 - 长鑫存储技术有限公司
  • 2023-06-06 - 2023-10-24 - H10B12/00
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制备方法,半导体结构包括:基底,基底包括沿第一方向排布的多个半导体柱,每一半导体柱包括第一源漏区、沟道区以及第二源漏区;沿第一方向延伸的位线,位线位于基底内,位线与每一半导体柱的第一源漏区电接触,位线内具有N型掺杂离子或者P型掺杂离子;位线包括沿第一方向依次交替排布的多个外延层和多个连接层,每一连接层位于每两个相邻的外延层之间且与外延层电接触,每一连接层与每一第一源漏区电接触;沿第二方向延伸的字线,字线位于基底内,字线与沟道区正对。本申请提供的半导体结构及其制备方法至少有利于提高所制备的半导体结构的良率。
  • 半导体结构的制造方法-202310828775.7
  • 廖昱程;蒋懿;杨晨 - 长鑫存储技术有限公司
  • 2023-07-06 - 2023-10-20 - H10B12/00
  • 本公开实施例提供一种半导体结构的制造方法,包括:提供基底及多个有源柱,多个有源柱在基底上沿第一方向和第二方向间隔排布,且均沿第三方向延伸,第一方向、第二方向与第三方向两两相交,基底上还具有填充相邻有源柱之间间隙的介质层;图形化介质层,以形成沿第二方向交替设置的第一沟槽和第二沟槽,其中,第一沟槽和第二沟槽均沿第一方向延伸,且分别露出沿第二方向排布的有源柱的至少部分侧壁,在沿第三方向上,第一沟槽和第二沟槽具有不同的深度;形成填充第一沟槽的第一字线,形成填充第二沟槽的第二字线,在沿第三方向上,第一字线与第二字线之间相互错开。本公开实施例至少利于降低相邻字线之间的电容耦合效应。
  • 一种半导体结构的制备方法及半导体结构-202310876311.3
  • 陆勇;韩凯;陆兵 - 长鑫科技集团股份有限公司
  • 2023-07-17 - 2023-10-20 - H10B12/00
  • 本公开实施例提供了一种半导体结构的制备方法及半导体结构,其中,制备方法包括:提供衬底,衬底内形成有隔离结构,隔离结构将衬底限定为多个间隔设置的有源区,形成沟槽,沟槽穿过有源区以及隔离结构。形成保护层,保护层至少包括多晶硅层,且保护层至少覆盖沟槽的侧壁,执行原位水汽生长氧化工艺,以在有源区被沟槽暴露出来的表面形成栅极介质层。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top