[发明专利]一种修复方法、装置及计算机存储介质有效

专利信息
申请号: 202010334104.1 申请日: 2020-04-24
公开(公告)号: CN111415700B 公开(公告)日: 2022-05-06
发明(设计)人: 王帆;黄华;席隆宇 申请(专利权)人: 西安紫光国芯半导体有限公司
主分类号: G11C29/44 分类号: G11C29/44
代理公司: 北京众达德权知识产权代理有限公司 11570 代理人: 刘杰
地址: 710075 陕西省西安*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种修复方法,应用于动态随机存取存储器,通过定制独立修复单元,以独立修复单元的容量进行修复的配置,将DRAM的修复从芯片级拆分成独立修复单元级。对独立修复单元逐一进行修复计算,不产生不可修复的独立修复单元的修复方案,并将不可修复的独立修复单元对应的地址设置为不可访问,对可以修复的独立修复单元进行修复。进而,可修复的独立修复单元可继续使用,降低了生产成本,达到了节约生产成本的目的。
搜索关键词: 一种 修复 方法 装置 计算机 存储 介质
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司,未经西安紫光国芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010334104.1/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体存储装置以及读取半导体存储装置的方法-202210672955.6
  • 藤冈伸也 - 华邦电子股份有限公司
  • 2022-06-15 - 2023-10-27 - G11C29/44
  • 本发明公开了一种半导体存储装置以及读取半导体存储装置的方法,可以容易地辨识发生于输出数据的错误的具体内容。半导体存储装置包括:存储单元阵列,包含多个存储单元;错误检测订正电路,检测并订正包含于从存储单元阵列输出的数据的错误位,当前述数据包含可订正的错误位时,将错误检测信号变成有效;输入与输出电路,当前述数据包含不可订正位时,输入与输出电路停止与前述数据一起输出的数据选通信号的时钟脉冲的至少一个。
  • 制造接头处的泄漏存储器孔修复-201911298168.4
  • G·J·海明克;X·杨 - 西部数据技术公司
  • 2019-12-17 - 2023-10-24 - G11C29/44
  • 本发明题为“制造接头处的泄漏存储器孔修复”。具有制造接头的存储器阵列包括控制器,该控制器被配置为:在耦接到多条位线的字线上施加检测电压;对检测电压具有第一类型响应的位线的数量进行计数;以及在位线的数量超过所配置值的情况下,利用特定阈值电压对邻近制造接头的至少一条虚设字线上的存储器单元进行编程。
  • 一种NAND FLASH存储器并行测试及坏块回写方法-201910873960.1
  • 杨超;马成英;张金凤 - 北京振兴计量测试研究所
  • 2019-09-17 - 2023-10-20 - G11C29/44
  • 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法,该方法包括:读取多个存储器ID并将存储器ID与预设ID进行比较,判断每个存储器是否初步合格;判断初步合格的存储器中每一个LUN的第0块是否为非坏块;分别确定每一个存储器中每一个LUN的初始坏块数量;判断每一个第0块为非坏块的存储器是否为空片;识别出测试过程中新产生的坏块,分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写;基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试,能够有效识别出坏块并进行回写,提升了测试效率,同时对预设的原有标志位进行了保护。
  • PLC通信模块中从设备的EEPROM恢复方法-201910893367.3
  • 金亨来 - LS产电株式会社
  • 2019-09-20 - 2023-10-17 - G11C29/44
  • 本发明提供一种在使用EtherCAT网络的PLC通信模块中存储从设备的设置信息的EEPROM的数据被修改或发生错误时自动恢复EEPROM的数据的方法。根据本发明的PLC通信模块中从设备的EEPROM恢复方法中,包括:步骤A,使用PLC通信模块分析EEPROM的原始数据,并以段为单位计算校验和;步骤B,对从附加到从设备的ESC的EEPROM读取的EEPROM数据进行分析,并以段为单位计算校验和;步骤C,以段为单位分别比较所述EEPROM的原始数据的校验和及所述EEPROM数据的校验和;步骤D,在所述比较结果中每个以段为单位的校验和中的任何一个不匹配时,检测不匹配的段的校验和,并用标志标记检测的EEPROM数据的段中是否发生异常;以及步骤E,使用所述标志中标记的是否为异常,将发生异常的EEPROM数据通知给用户。
  • 数据修复方法、存储系统及计算机可读存储介质-202310653505.7
  • 刘易 - 上海哔哩哔哩科技有限公司
  • 2023-06-02 - 2023-09-12 - G11C29/44
  • 本申请提出一种数据修复方法、存储系统及计算机可读存储介质。其中方法包括:获取损坏磁盘和所述损坏磁盘所在的第一存储节点;基于所述损坏磁盘和所述第一存储节点,获取损坏磁盘中关联的目标条带;基于纠删码算法对所述目标条带进行修复,得到目标条带中的重构数据;将目标条带中的重构数据存储至第二存储节点,第二存储节点为健康节点。本申请实施例,通过获取损坏磁盘,并将损坏磁盘的数据通过纠删码算法恢复出来,得到重构数据,并将重构数据存储至第二存储节点,从而实现数据修复;无需人为操作,简化数据修复的运维流程。
  • 失效位元的修补方法及装置-202010832396.1
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-08-18 - 2023-09-12 - G11C29/44
  • 本公开是关于一种失效位元的修补方法及装置,涉及集成电路技术领域,可以应用于对芯片中的失效位元进行修补的场景。该方法包括:确定待修补芯片的待修补区域;采用备用电路对各目标修补区域中的第一失效位元进行第一修补处理;确定第二失效位元,采用状态裁定修补步骤对第二失效位元进行第二修补处理;确定各目标修补区域的未修补失效位元,采用最佳化组合探测方式确定未修补失效位元的候选修补组合以及候选修补代价;根据候选修补代价确定目标修补代价,确定目标修补代价对应的目标修补方案,以根据目标修补方案对未修补失效位元进行修补处理。本公开可以在确定待修补芯片最佳分派解答的同时,达到大幅降低运算成本的目的。
  • 失效位元的修补方案的确定方法-202010955742.5
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-09-11 - 2023-09-12 - G11C29/44
  • 本申请提供一种失效位元的修补方案的确定方法,应用于包含多个子域的芯片,该芯片还包括冗余电路,该冗余电路用于修补子域中的失效位元,该方法包括:在为子域中的当前待修补的目标失效位元确定一个或者多个可用冗余电路之后,从冗余电路的可靠性列表中获取各可用冗余电路的可靠性值,该冗余电路的可靠性列表中包括多个冗余电路的可靠性值,根据该可用冗余电路的可靠性值确定子域中的目标失效位元的修补方案。其中,冗余电路的可靠性值是对已经发生的失效位元以及冗余电路中新失效位元所在的冗余电路的关系进行大数据分析得到的,通过该方法为子域中失效位元分配的冗余电路的可靠性高,从而提高了失效位元的修补效率和修补准确率。
  • 失效位元修补方案的确定方法及装置-202010832380.0
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-08-18 - 2023-09-12 - G11C29/44
  • 本公开是关于一种失效位元修补方案的确定方法及装置,涉及集成电路技术领域,可以应用于对芯片中的失效位元进行修补场景。该失效位元修补方案的确定方法包括:确定待修补芯片的待修补区域;其中,待修补区域包括多个目标修补区域;采用备用电路对各目标修补区域中的失效位元进行初始修补处理;如果剩余备用字线数量大于零且剩余备用位线数量大于零,则确定各目标修补区域的候选修补子方案,并确定各候选修补子方案分别对应的候选修补代价;根据各候选修补子方案和候选修补代价确定待修补区域的目标修补方案;其中,目标修补方案对应的综合修补代价最小。本公开可以在有限的RWL与RBL情况下,确定出最佳的分派解答。
  • 失效位元的修补方法及装置-202010833678.3
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-08-18 - 2023-09-12 - G11C29/44
  • 本公开是关于一种失效位元的修补方法及装置,涉及集成电路技术领域,可以应用于对芯片中的失效位元进行修补的场景。该方法包括:确定待修补芯片中包括多个目标修补区域的待修补区域;采用备用电路对各目标修补区域中的第一失效位元进行第一修补处理;执行第二失效位元的位置确定步骤以确定第二失效位元的位元位置,并对第二失效位元进行第二修补处理;确定各目标修补区域的未修补失效位元,并递归执行第二失效位元的位置确定步骤以得到未修补失效位元的测试修补位置,以根据测试修补位置对未修补失效位元进行第三修补处理。本公开提出最佳化备用电路分派的三个不同阶段的失效位元修补处理方案,可以得到针对芯片中失效位元的最佳修补方案。
  • 失效位元修补方案的确定方法、装置及芯片-202010904166.1
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-09-01 - 2023-09-12 - G11C29/44
  • 本公开是关于一种失效位元修补方案的确定方法、装置及芯片,涉及集成电路技术领域,可以应用于对芯片中的失效位元进行修补场景。该失效位元修补方案的确定方法包括:确定含有所述失效位元的待修补子域,以及为所述待修补子域确定初步用于修补的所述子域冗余电路;根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量,确定所述待修补子域的区域层级;根据所述待修补子域的所述区域层级,控制所述全域冗余电路或者所述子域冗余电路修补所述失效位元。本公开可以有效提高芯片的制程良率,减少芯片报废的情况发生。
  • 存储单元的访问方法、修复方法、裸片和存储芯片-202180087793.3
  • 沈国明;刘荣斌;伍青青 - 华为技术有限公司
  • 2021-04-30 - 2023-09-08 - G11C29/44
  • 一种存储单元的访问方法、修复方法、裸片和存储芯片。方法包括:接收包含访问地址的访问请求;访问地址包括存储装置中的至少一个存储单元的原始地址(S101);根据全局修复信息识别访问地址指向的存储单元中是否存在失效单元;其中,全局修复信息包含所有失效单元的原始地址与用于替代各个失效单元的冗余单元的冗余地址(S102);在识别到存在第一失效单元时,将访问地址中指向第一失效单元的原始地址替换为第一失效单元对应的第一冗余单元的冗余地址(S103);将替换后的访问请求发送至存储装置(S104)。
  • NAND闪存质量分级方法、NAND闪存质量分级装置和存储介质-202310596797.5
  • 郭梦奇;贺乐;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-24 - 2023-09-01 - G11C29/44
  • 本申请提出了一种NAND闪存质量分级方法、NAND闪存质量分级装置和存储介质,包括:获取多个纠错级别和多个电压偏移量,并提取NAND闪存的所有page的最大码字max_cw;对于每个纠错级别,确定与纠错级别对应的page总数,统计每个电压偏移量在page总数下的最大纠错能力max_ecc和平均纠错能力mean_ecc,根据最大码字max_cw、最大纠错能力max_ecc和平均纠错能力mean_ecc从多个电压偏移量中筛选出最佳电压偏移量;提取NAND闪存在每个纠错级别和最佳电压偏移量下的chip纠回参数;根据chip纠回参数对NAND闪存进行质量分级。由于本申请能够基于NAND闪存在每个纠错级别和最佳电压偏移量下的chip纠回参数进行质量分级,因此,本申请明确了NAND闪存的质量分级标准,从而能够对NAND闪存进行更精细的质量评估。
  • 基于蕴含逻辑的自容错忆阻存储器单元纠错方法-202011228067.2
  • 巫超;王子欧;张文海 - 苏州大学
  • 2020-11-06 - 2023-09-01 - G11C29/44
  • 本发明公开了一种基于蕴含逻辑的自容错忆阻存储器单元纠错方法,包括如下步骤:步骤一、在对存储器单元进行下一次写操作之前,预读取存储器单元的节点电压并判定失效种类,当预读取结果为写“0”失效时,进入步骤二,当预读取结果为写“1”失效时,进入步骤三;步骤二、将写“0”失效信号作为写“0”失效纠正使能信号传输到单元写入电路,写“0”失效操作为WL端给高电平,DL端给高电平,BL、CL端均给低电平,使得存储器单元状态循环回归正常;步骤三、忽略写“1”失效信号,不作任何处理。本发明能够利用存储器单元自身读取与状态判定的优势,对存储出错的单元进行状态修正。
  • 数据储存装置以及非挥发式存储器控制方法-202210252777.1
  • 张育豪;萧钰翰;周柏昇 - 慧荣科技股份有限公司
  • 2022-03-14 - 2023-08-29 - G11C29/44
  • 本发明涉及一种非挥发式存储器变异处理方案,具体地说,涉及数据储存装置以及非挥发式存储器控制方法。在本发明中,一控制器在判定取自一非挥发式存储器的一原始数据为一不理想值时,将该原始数据的一变异逻辑地址填入一变异表格。该控制器进行涉及该变异逻辑地址的一来源区块至一目的区块的垃圾回收时,查询该变异表格,寻得该变异表格记载有该变异逻辑地址,视该来源区块中映射该变异逻辑地址的数据无效,略去其垃圾回收。
  • 数据储存装置以及非挥发式存储器控制方法-202210244520.1
  • 张育豪;萧钰翰;周柏昇 - 慧荣科技股份有限公司
  • 2022-03-14 - 2023-08-29 - G11C29/44
  • 本发明涉及一种非挥发式存储器变异处理方案,具体地说,涉及数据储存装置以及非挥发式存储器控制方法。在本发明中,一控制器在判定取自一非挥发式存储器的一原始数据为一不理想值时,对该原始数据的一变异实体地址所属的一抹除单位的一高危区块的有效数据,进行保全搬移,其中,若该原始数据得修正不再为该不理想值后,方保全搬移。一种实施方式中,该不理想值为全1位元组成、或为全0位元组成。
  • 一种实现存储设备自我修复的装置及方法-202310562452.8
  • 唐传贞 - 苏州浪潮智能科技有限公司
  • 2023-05-18 - 2023-08-25 - G11C29/44
  • 本发明提出了一种实现存储设备自我修复的装置,包括:存储设备、外部供电模块、存储设备控制器,所述存储设备控制器与存储设备通信连接,用于获取存储设备的报错信息,响应于存储设备停止运行后,向报错存储设备发送自我修复指令;所述存储设备与外部供电模块通信连接,用于通过将存储设备接口的预留引脚定义为外部供电模块的控制引脚,在接收到存储设备控制器的修复指令后,通过控制外部供电模块对存储设备进行上电或下电,实现报错存储设备的自我修复,本发明还提出了一种实现存储设备自我修复的方法,有效解决由于现有技术造成存储设备出错修复费时费力、影响业务长时间运行的问题,实现存储设备快速、可靠地自我修复,能够大大降低人工维修存储设备数量。减少维修费用,减少存储设备浪费数量。
  • 失效位元的修补方法及装置-202010832381.5
  • 陈予郎 - 长鑫存储技术有限公司
  • 2020-08-18 - 2023-08-25 - G11C29/44
  • 本公开是关于一种失效位元的修补方法及装置,涉及集成电路技术领域,可以应用于对芯片中的失效位元进行修补场景。该方法包括:确定待修补芯片的待修补区域;采用备用电路对第一失效位元进行第一修补处理;确定各目标修补区域中的第二失效位元的位元位置,对第二失效位元进行第二修补处理;确定各目标修补区域的未修补失效位元,并确定候选修补组合和候选组合数量;如果候选组合数量大于组合数量阈值,则确定目标修补位置,并采用备用字线对目标修补位置进行修补处理;其中,目标修补位置为经修补处理后最大化减少候选组合数量的失效位元的位置。本公开可以避免由于无法找到失效位元的最佳修补组合导致待修补芯片被判定为无法成功修补的问题。
  • 半导体器件-201811441585.5
  • 李政桓 - 爱思开海力士有限公司
  • 2018-11-29 - 2023-08-25 - G11C29/44
  • 本发明提供一种半导体器件,其包括软修复控制电路,配置为响应于软修复控制信号来生成使能信号,其中,当在刷新操作中计数的第一和第二内部地址具有与第一和第二故障地址相同的组合时,使能信号被使能,并且半导体器件还包括核心电路,核心电路包括第一、第二、第三和第四区域,每个区域包括多个字线,所述多个字线基于第一、第二、第三和第四内部地址的组合被激活,其中,核心电路配置为响应于使能信号来修复字线,所述字线中已经发生故障、并且所述字线被包括在第一、第二、第三和第四区域之中的通过第三和第四内部地址而选择的区域中。
  • 具有可重新配置的邻区辅助LLR校正的NAND闪速存储器-201910713108.8
  • 蔡宇;均峰;诺顿·初;张帆 - 爱思开海力士有限公司
  • 2019-08-02 - 2023-08-25 - G11C29/44
  • 本发明涉及具有可重新配置的邻区辅助LLR校正的NAND闪速存储器。本发明提供一种操作存储系统的方法,该存储系统包括存储器单元和存储器控制器。每个存储器单元是m位多层单元(MLC),其中m是整数。方法包括对目标存储器单元执行软读取操作,并且基于来自软读取操作的结果确定当前LLR(对数似然比)值。方法还包括基于相邻存储器单元对目标存储器单元的LLR的影响而将相邻存储器单元和目标存储器单元的m位单元值分组成各自的n位索引,其中n是整数并且nm。基于n位索引来确定LLR补偿值,并且基于当前LLR值和LLR补偿值来确定补偿LLR值。方法还包括使用该补偿LLR值执行软解码。
  • 半导体器件及包括半导体器件的半导体系统-201910934837.6
  • 金光淳 - 爱思开海力士有限公司
  • 2019-09-29 - 2023-08-25 - G11C29/44
  • 本申请公开了一种半导体器件及包括半导体器件的半导体系统。一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令/地址信号和时钟信号。第一半导体器件在测试模式下的写入操作期间输出第一外部数据和选通信号,并且在测试模式下的读取操作期间接收第二外部数据以调整选通信号的输出时刻。第二半导体器件根据芯片选择信号和命令/地址信号而在写入操作期间同步于选通信号来锁存从第一外部数据产生的输入数据。第二半导体器件根据芯片选择信号和命令/地址信号而在读取操作期间从输入数据产生输出数据并将输出数据输出作为第二外部数据。
  • 具有感测放大器校准机制的存储电路-202211599841.X
  • 林志昇;蔡富程;侯拓宏;苏建维;林育辉;赖志明 - 财团法人工业技术研究院
  • 2022-12-12 - 2023-08-22 - G11C29/44
  • 本公开涉及一种存储电路,所述存储电路包括但不限于:第一半感测放大器电路,通过第一位线连接到第一多个存储单元,且被配置成从所述第一多个存储单元中的每一者接收一个单位的模拟电信号,并基于所述第一半感测放大器电路的第一增益以及所述一个单位的模拟电信号的累积来生成与第一位线对应的第一半感测放大器输出信号;锁定码寄存器电路,被配置成接收锁定数据并生成数字锁定序列;以及源选择器电路,被配置成接收数字锁定序列并生成第一调节信号,以通过调节第一增益来调节与第一位线对应的第一半感测放大器输出信号。
  • 存储器修补线路确定方法及装置、存储介质及电子设备-202110824854.1
  • 杨波;骆晓东 - 长鑫存储技术有限公司
  • 2021-07-21 - 2023-08-18 - G11C29/44
  • 本公开是关于一种存储器修补线路确定方法及装置、计算机可读存储介质及电子设备,该存储器修补线路确定方法包括:在正常区域的各线路中均写入第一预设数据组,在冗余区域的各线路中写入第二预设数据组,冗余区域的各线路中写入的第二预设数据组不同,第二预设数据组与第一预设数据组不同;使用冗余区域中的线路对正常区域中的线路进行修补;读取修补后的正常区域中各线路的数据;根据正常区域中各线路的数据、修补后的正常区域中各线路的数据或冗余区域中各线路的数据,确定正常区域中的被修补线路以及冗余区域中的去修补线路。本公开可以用于验证修补规则的准确性。
  • 用于检测或防止由单错校正误检三个错误位的系统及方法-202080090269.7
  • 大卫·M·西蒙斯 - 铠侠股份有限公司
  • 2020-12-19 - 2023-08-18 - G11C29/44
  • 本文中所描述的各种实施方案涉及校正动态随机存取存储器(DRAM)中的错误。存储器控制器使用错误校正码(ECC)将经编码数据字存储于DRAM裸片内。所述DRAM裸片通过存储器数据总线通信地耦合所述存储器控制器。所述DRAM裸片包含对存储于所述DRAM中的数据位的裸片上错误校正。在读取所述经编码数据字之后,所述存储器控制器校正及检测一或多个错误。所述一或多个错误由所述DRAM裸片的所述裸片上错误校正或所述存储器数据总线中的至少一者引入。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top