[发明专利]3D存储器件及其制造方法在审
| 申请号： | 202010221623.7 | 申请日： | 2020-03-26 |
| 公开（公告）号： | CN111508828A | 公开（公告）日： | 2020-08-07 |
| 发明（设计）人： | 严孟;胡思平 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/18 | 分类号： | H01L21/18;H01L21/768;H01L21/8239;H01L23/528;H01L27/105 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;岳丹丹 |
| 地址： | 430074 湖北省武汉*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种3D存储器件及其制造方法。该方法包括形成第一晶片，包括第一衬底、位于第一衬底第一表面上的第一连接结构、沿第一衬底第一表面向下延伸且贯穿第一衬底部分区域的至少一个导电结构；形成第二晶片，包括第二衬底以及位于第二衬底表面的第三连接结构；第一晶片与第二晶片键合，第一连接结构与第三连接结构电连接，导电结构与第一连接结构的位置相对应。本申请在晶片之间键合之前，在第一晶片中形成导电结构，在键合之后，将已有的导电结构暴露出来以实现与外部电路连接。简化了工艺难度，优化了导电通道与衬底上半导体结构之间的对准度，进而提升了半导体器件的良率。 | ||
| 搜索关键词： | 存储 器件 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010221623.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 碳化硅器件和用于制造碳化硅器件的方法-201810980117.9
- R.柯恩;R.鲁普 - 英飞凌科技股份有限公司
- 2018-08-27 - 2023-10-24 - H01L21/18
- 本发明涉及碳化硅器件和用于制造碳化硅器件的方法。一种用于制造碳化硅器件的方法包括：在初始晶片上形成碳化硅层；在碳化硅层中形成要制造的碳化硅器件的掺杂区；和在碳化硅层的表面上形成要制造的碳化硅器件的导电接触结构。该导电接触结构电接触掺杂区。此外，该方法包括：在形成导电接触结构之后，分裂碳化硅层或者初始晶片，使得至少要制造的碳化硅器件的碳化硅衬底被分离。
- 硅片和化合物半导体晶片的低温键合方法-202010024306.6
- 闵嘉华;秦美琪;陈军;戴灵恩;赵树浩;梁小燕;张继军;沈悦;王林军;赵岳 - 上海大学
- 2020-01-10 - 2023-10-20 - H01L21/18
- 本发明公开了一种硅片和化合物半导体晶片的低温键合方法，使用新的物质石墨烯作为键合介质实现CdZnTe与硅的键合，包括如下步骤：准备硅片,对硅片进行标准湿式化学凊洗法(RCA清洗法)清洗；然后准备CdZnTe晶片，对CdZnTe晶体进行倒角，物理抛光和化学机械抛光等表面处理工艺；然后将石墨烯转移至Si表面，或者将石墨烯转移至CZT表面，或者将石墨烯转移至CZT和Si表面，对两个晶体进行低温退火键合，避免过高的键合的问题，键合质量高，性能优异。
- 用以接合衬底的装置及方法-201811177139.8
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-09-22 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 晶圆异质融合方法-202210228762.1
- 王鑫华;刘新宇;母凤文;魏珂;黄森;项金娟;殷海波;高润华 - 中国科学院微电子研究所
- 2022-03-09 - 2023-09-19 - H01L21/18
- 本发明提供一种晶圆异质融合方法，涉及半导体材料与器件制备技术领域。该方法包括以下步骤：将两片晶圆装入载片腔，对载片腔进行抽真空；通过真空传输腔，将晶圆传送至表面光滑化腔，对晶圆依次进行表面离子束清洗和表面光滑化处理；通过真空传输腔，将晶圆传送至键合腔，对晶圆进行离子束表面活化，同步采用复合元素补偿表面键态，在两片晶圆的表面相对位置各自形成过渡层；将两片晶圆各自的过渡层对准，在预设条件下对两片晶圆进行键合；通过真空传输腔，将键合后的晶圆传送至载片腔。本发明将表面离子束清洗、表面光滑化、无氧真空环境样品传输、附加元素离子结合的氩离子束表面活化及晶圆键合技术集成，实现常温晶圆高质量异质融合。
- 一种异质键合结构的制备方法及异质键合结构-202310909467.7
- 周虹珊;王磊;李博;陆芃;李晓静;朱慧平;高林春;张学文;杨灿 - 中国科学院微电子研究所
- 2023-07-24 - 2023-09-15 - H01L21/18
- 本申请公开了一种异质键合结构的制备方法及异质键合结构，通过在第一晶圆的键合面刻蚀形成微流道结构，且微流道结构包括呈蜂巢状排布的多个正六边形微流道，从而形成优良的热、气输运网络，以在第二晶圆的键合面和第一晶圆的键合面键合时，使得正六边形微流道所包围的非流道区在键合过程中产生的气体可以非常容易地排放到周围的微流道中，继而排出，减少或防止异质晶圆键合过程中气泡的残留，并且，在后续对第一晶圆和第二晶圆键合后的复合结构进行退火处理时，微流道结构还可以为释放退火处理过程中产生的热应力提供空间余量，减小复合结构在退火过程中产生的热应力而带来的不良影响，整体上提高异质键合结构的质量。
- 中间聚合物转移层上的二维材料和异质结构及其制备-202180084224.3
- A·希瓦约吉马斯;P·博吉尔德;T·J·布斯 - 丹麦科技大学
- 2021-12-14 - 2023-09-12 - H01L21/18
- 本公开涉及一种制造包括多层二维材料的水溶性转移堆叠的方法，该方法包括：i.提供包括生长基底和二维材料层的生长堆叠；ii.向生长堆叠施加插层溶液；iii.向生长堆叠施加包括水溶性聚合物膜的转移层；iv.将水溶性聚合物膜与二维材料层一起从生长基底上剥离，从而获得剥离的膜；和v.将步骤i.‑iv.重复多次，其中剥离的膜用作转移层；从而制造包括多层二维材料的水溶性转移堆叠。
- 一种晶圆键合方法及制造的键合晶圆、芯片和半导体器件-202310777193.0
- 徐鸿博;张帅;毛海荣;蔡志翔;戴雨洋;曾令仿;陈光 - 之江实验室
- 2023-06-28 - 2023-09-08 - H01L21/18
- 本申请提供一种晶圆键合方法及制造的键合晶圆、芯片和半导体器件，该晶圆键合方法包括：提供第一晶圆，第一晶圆上具有第一介质层，第一介质层具有第一凹槽；提供第二晶圆，第二晶圆上具有第二介质层，第二介质层具有第二凹槽；在第一凹槽内形成第一导电层和第一界面改性层，在第二凹槽内形成第二导电层和第二界面改性层；对第一晶圆和第二晶圆进行键合，使第一凹槽和第二凹槽之间相对应，第一介质层和第二介质层之间相对固定，第一界面改性层和第二界面改性层之间通过在预设条件下发生冶金反应使第一晶圆和第二晶圆之间相互固定。可实现，提高晶圆间键合力学性能和电学性能，同时降低键合工艺要求。
- 一种异质集成体及其制备方法-202310684473.7
- 欧欣;徐文慧;伊艾伦;游天桂;瞿振宇 - 中国科学院上海微系统与信息技术研究所
- 2023-06-09 - 2023-08-29 - H01L21/18
- 本发明涉及半导体技术领域，特别涉及一种异质集成体及其制备方法，该方法包括：提供第一晶圆和第二晶圆，第一晶圆包括第一面，第二晶圆包括第二面；对第一面和第二面进行激活处理，分别得到第一激活面和第二激活面；向第一激活面和第二激活面提供水蒸气或含有羟基的气态物质，以在第一激活面上形成亲水性基团，在第二激活面上形成亲水性基团；对第一晶圆与第二晶圆进行脱水键合处理，得到异质集成体，本发明能够显著减少异质材料界面的缺陷，形成高质量的异质界面，进而可提高利用上述异质集成体制备的异质集成器件的性能。
- 一种晶圆键合方法、结构及半导体器件-202310588832.9
- 欧欣;石航宁;丁佳欣;游天桂;伊艾伦 - 中国科学院上海微系统与信息技术研究所
- 2023-05-23 - 2023-08-18 - H01L21/18
- 本申请涉及芯片领域，本申请公开了一种晶圆键合方法、结构及半导体器件，该方法包括：提供第一晶圆及第二晶圆，其中，第一晶圆具有第一键合面，第二晶圆具有第二键合面；在第一晶圆的第一键合面上刻蚀，得到第一凹凸结构；第一凹凸结构包含第一凸起和第一凹槽；在第二晶圆的第二键合面上刻蚀，得到第二凹凸结构；第二凹凸结构包含第二凸起和第二凹槽；基于第一凹凸结构和第二凹凸结构，将第一晶圆和第二晶圆对准后键合，其中，第一凸起对准第二凹槽，第一凹槽对准第二凸起。通过第一凹凸结构和第二凹凸结构之间凹凸对准且键合，能够降低晶圆键合强度对退火温度的依赖、提高键合强度和稳定性。
- 一种用原位粘接技术提高集成电路中键合质量的方法-202010011138.7
- 张超超;谌帅业;周东;商登辉;刘思奇;熊涛;房迪;李阳;阳永衡;董晶 - 贵州振华风光半导体股份有限公司
- 2020-01-06 - 2023-08-11 - H01L21/18
- 一种用原位粘接技术提高集成电路中键合质量的方法，该方法是在需要键合的导带上，直接采用导电粘接剂接高纯铝片；通过原位粘接方式在该处粘接一块独立的具有可粘接性的高纯铝片，从而获得导带上的键合区域铝平面，从而形成键合处的铝铝键合，即硅铝丝‑导带上铝键合点键合，从根本上避免金铝键合，从而提高混合集成电路中的键合系统质量。本发明的方法杜绝了金铝键合的界面问题造成的整款集成电路的功能失效；以及在金铝键合的界面处也容易发生金原子向铝层中扩散，从而在界面处形成空洞，极大地弱化键合系统的问题。本发明方法成本低、工艺简单、可靠性高、容易实现批量生产。适用于集成电路需要取消金铝键合的导带键合场合。
- 一种异质结构及其制备方法-202310639707.6
- 欧欣;徐文慧;伊艾伦;游天桂;瞿振宇 - 中国科学院上海微系统与信息技术研究所
- 2023-05-31 - 2023-08-08 - H01L21/18
- 本申请公开了一种异质结构制备方法，包括提供单晶功能材料基板和异质衬底基板；对单晶功能材料基板进行第一离子注入，以形成第一缺陷层，形成第一缺陷层的单晶功能材料基板呈现翘曲状态；对异质衬底基板进行翘曲调控处理，以形成翘曲调控层，形成翘曲调控层的异质衬底基板呈现翘曲状态；键合形成第一缺陷层的单晶功能材料基板和形成翘曲调控层的异质衬底基板，得到异质键合体；对异质键合体进行剥离，得到目标异质结构。本申请的异质结构制备方法通过使异质衬底基板与单晶功能材料基板均形成翘曲，以减小异质衬底基板与单晶功能材料基板间的键合间隙，进而增强键合波的扩散能力，进而增强键合强度。
- 用于形成三维单片集成电路的结构的制造方法-201780021471.2
- 克里斯托夫·菲盖;卢多维克·埃卡尔诺;比什-因·阮;沃尔特·施瓦岑贝格;达尼埃尔·德尔普拉;I·拉杜 - 索泰克公司
- 2017-03-31 - 2023-07-28 - H01L21/18
- 本发明涉及制造结构的方法，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层，第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，特征在于该方法包括以下步骤：(a)在第一基板(1)上设置第一结合金属层(11)，(b)设置第二基板(2)，第二基板依次包括：‑半导体基础基板(20)，‑多个半导体外延层的叠层(21)，Si
- 用以接合衬底的装置及方法-201811176948.7
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-07-25 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 基底支架以及制造用于接合的基底支架的方法-202180073042.6
- D·辛纳;T·普拉奇 - EV 集团 E·索尔纳有限责任公司
- 2021-02-01 - 2023-07-18 - H01L21/18
- 本发明涉及基底支架、接合装置、用于基底支架的制造方法以及接合方法。
- 制造半导体装置封装的晶片级方法和相关的封装-201910928000.0
- 卫·周 - 美光科技公司
- 2019-09-27 - 2023-07-18 - H01L21/18
- 本申请案涉及制造半导体装置封装的晶片级方法和相关封装。制造半导体装置封装的方法可涉及在第一晶片中形成沟槽。电介质材料可放置于第一作用表面上方。导电元件可以可操作地连接到第二晶片的接合垫，其中所述电介质材料插入于所述第一晶片与所述第二晶片之间。可对所述第一晶片和所述第二晶片施加力，同时使所述第一晶片和所述第二晶片暴露于高温。所述电介质材料的部分可流入所述沟槽。可降低所述高温以至少部分地固化所述电介质材料。可减少所述第一晶片的厚度以显露所述沟槽中的所述电介质材料的部分。所述第一晶片可经单分且所述第二晶片可经单分以形成半导体裸片。
- 用于经控制地接合衬底的方法和样本支架-201680087883.1
- D.青纳;T.瓦根莱特纳;J.M.聚斯;J.马林格;T.普拉赫 - EV 集团 E·索尔纳有限责任公司
- 2016-08-12 - 2023-07-18 - H01L21/18
- 本发明涉及一种用于将第一衬底(4o)与第二衬底(4u)在所述衬底(4o、4u)的面向彼此的接触面(4k)处接合的方法和设备。
- 用以接合衬底的装置及方法-201811176940.0
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-07-18 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 用以接合衬底的装置及方法-201811176939.8
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-07-14 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 封装方法-202111594481.X
- 刘清召;阎大勇;赵娅俊;刘敏;王阳 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2021-12-23 - 2023-07-07 - H01L21/18
- 一种封装方法，方法包括：提供第一晶圆；进行多次晶圆堆叠操作，晶圆堆叠操作包括：形成呈凸台状的第一待键合晶圆，包括基底部和凸出于基底部的凸起部，将凸起部面向第二待键合晶圆，并与第二待键合晶圆键合，形成堆叠晶圆；对第一待键合晶圆背面进行减薄处理，减薄处理厚度至少为第一基底部的厚度；在凸起部的表面形成第一介质层，第一介质层的拐角处呈弧形状；对凸起部的边缘区域和第二待键合晶圆的边缘区域进行第二修边处理，使第二修边处理后的剩余第二待键合晶圆呈凸台状，且第二修边处理后剩余的堆叠晶圆作为后一次晶圆堆叠处理的第一待键合晶圆。降低在第二待键合晶圆的表面留有残留物的概率，从而能够提高半导体结构的性能。
- 半导体晶片的复合粘接方法及相关的三维集成器件-201880032623.3
- G·德亚米契斯;A·德尔蒙特;O·迪可乐 - 拉芳德利责任有限公司
- 2018-05-17 - 2023-07-07 - H01L21/18
- 本申请公开了一种在不使用用于热压缩的专用工具的情况下执行两个半导体晶片的复合粘接的方法。根据本文公开的技术，可以将要结合在一起的半导体晶片放置在烤箱中，简单地保持一个在另一个之上，而无需在它们之间施加除自身重量以外的任何额外压缩。使用特殊类型的热固性材料，即固化时会收缩的硅氧烷聚合物，已经获得了这一出色的结果。在这些硅氧烷聚合物中，SC‑480型硅氧烷聚合物，SC‑200、SC‑300、SC‑400、SC‑500、SC‑700、SC‑800系列的硅氧烷聚合物及其混合物是特别合适的。
- 半导体基材直接结合的方法-201810167581.6
- 彭澜;金淳旭;E·贝内;G·P·拜尔;E·斯利克斯;R·米勒 - IMEC 非营利协会
- 2018-02-28 - 2023-06-20 - H01L21/18
- 一种使第一基材与第二基材直接结合的方法，所述第一基材和第二基材包含电介质结合层，其中所述结合通过使电介质结合层互相接触形成基材组件并对该组件进行结合后退火来进行，其中两个结合层在结合之前都进行预处理，所述预处理包括按照所述的顺序进行的以下步骤：·在惰性气体等离子体中的第一等离子体活化步骤，·在氧等离子体中的第二等离子体活化步骤，·湿表面处理，包括水洗步骤或包括暴露于含水环境，其中，两个基材上的两个电介质结合层是两个SiCO层或两个SiCN层或两个SiC层。
- 一种晶圆结构的形成方法-202111533016.5
- 刘括;阎大勇;刘清召;刘敏;赵娅俊;槐宝;强力 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2021-12-15 - 2023-06-16 - H01L21/18
- 本申请提供一种晶圆结构的形成方法，所述方法包括：提供包括底部晶圆和载体晶圆的键合结构，其中，所述底部晶圆和所述载体晶圆中间依次包括底部介质层和载体介质层，所述底部晶圆和所述载体晶圆通过所述底部介质层和所述载体介质层键合；将所述载体晶圆减薄至特定厚度，减薄后的所述载体晶圆不同位置厚度分布不均；在所述载体晶圆中注入改性离子，使所述载体晶圆与所述载体介质层相对于第一刻蚀剂产生刻蚀速率的突变；采用所述第一刻蚀剂去除所述载体晶圆。本申请所述的一种晶圆结构的形成方法，通过注入改性离子，使想要去除的部分晶圆和不想要去除的部分晶圆对第一刻蚀剂产生刻蚀速率的突变，从而提高刻蚀后晶圆厚度的均匀性。
- 一种二氧化硅表面与硅表面低温键合方法-202211503579.4
- 请求不公布姓名 - 深圳新声半导体有限公司
- 2022-11-28 - 2023-06-13 - H01L21/18
- 本发明提出了一种二氧化硅表面与硅表面低温键合方法。所述二氧化硅表面与硅表面低温键合方法包括步骤1、在滤波器晶圆的片上形成二氧化硅层，并获取所述二氧化硅层的厚度，根据所述二氧化硅层的厚度设置锗薄膜的厚度；步骤2、按照所述锗薄膜的厚度在产品片的二氧化硅层上进行分多次溅射沉积处理生成锗薄膜，形成带有锗薄膜的产品片；步骤3、将所述带有锗薄膜的产品片与硅片进行键合处理。
- 包括导电结合界面的半导体结构和关联的生产方法-202180048657.3
- F·阿利伯特;迪迪埃·朗德吕;O·科农丘克;埃里克·圭奥特;格维塔兹·戈丹;J·维迪兹;F·佛内尔 - 索泰克公司
- 2021-06-08 - 2023-06-09 - H01L21/18
- 本发明涉及一种半导体结构(100)，其包括由单晶半导体材料制成并沿着主平面(x,y)延伸的有用层(10)、由半导体材料制成的支撑基板(30)以及在有用层(10)和支撑基板(30)之间的界面区域(20)，支撑基板平行于主平面(x,y)延伸，该结构(100)的特征在于界面区域(20)包括结节(21)：‑其为导电的，它们包含与有用层(10)和支撑基板(30)形成欧姆接触的金属材料；‑其沿着垂直于主平面(x,y)的轴线(z)具有小于或等于30nm的厚度；‑其为分离的或毗连的，分离结节(21)通过有用层(10)和支撑基板(30)的直接接触区域(22)彼此分离。本发明还涉及一种用于制造该结构(100)的方法。
- 一种基于复合氧化铝中间层的晶圆键合器件和方法-202310217553.1
- 张洪泽;王鑫华;刘新宇 - 中国科学院微电子研究所
- 2023-03-08 - 2023-06-02 - H01L21/18
- 本发明涉及一种基于复合氧化铝中间层的晶圆键合器件和方法，属于半导体技术领域，解决了现有技术中通过水前驱体辅助生长氧化铝键合晶圆中界面气泡多的问题。所述器件包括第一晶圆、第二晶圆，以及位于所述第一晶圆和第二晶圆之间且从所述第一晶圆至所述第二晶圆依次叠加排列的前驱体臭氧辅助生长氧化铝层、前驱体水辅助生长氧化铝层、前驱体水辅助生长氧化铝层和前驱体臭氧辅助生长氧化铝层，两个所述前驱体水辅助生长氧化铝层之间键合连接。该器件可以有效抑制界面处H
- 一种具有屏蔽结构的SiC器件制作工艺-202310234527.X
- 周伟伟 - 南京维攀微电子有限公司
- 2023-03-13 - 2023-06-02 - H01L21/18
- 本发明涉及芯片加工技术领域，且公开了一种具有屏蔽结构的SiC器件制作工艺，其特征在于，包括以下几个步骤：S1、芯片固定：将待切割的芯片放置于箱体的吸附孔上，打开吸泵，吸泵的进气端吸气，吸泵的进气端通过连通腔与吸附孔贯通连接。该发明，通过在箱体的顶部设置有吸附孔，吸附孔设置有多个且在箱体上均匀分布，通过吸泵作业使得吸附孔处呈负压状态可以对芯片进行吸附，达到了固定的效果，且对芯片底部的吸附力度均匀，避免了芯片被夹持固定时部分受力过大，使得芯片出现变形的现象，同时吸附孔内径小于芯片切割后芯片颗粒的内径，使得切割后的芯片仍被吸附夹持，避免出现跑偏的现象。
- 用以接合衬底的装置及方法-201811176950.4
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-06-02 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 一种平板型整流管芯片的制备工艺-202310157978.8
- 洪忠健;洪藏华 - 黄山市恒悦电子有限公司
- 2023-02-23 - 2023-05-23 - H01L21/18
- 本发明公开一种平板型整流管芯片的制备工艺，依据产品电参数要求，选择被扩散硅片类别，进行硅片高温涂敷杂质源操作，完成涂敷杂质源的硅片移至干净的真空烘箱中烘干待用，进行硅片扩散操作，对已经扩散的硅片进行处理，硅片扩散片电火花线切割操作，用铝箔做焊料，进行芯片整体成型焊接操作，芯片阴极表面镀铝膜，分别进行镀铝膜和铝膜合金操作；将制备平板型ZP整流管芯片硅片扩散片的4次扩散减少为2次，使硅片扩散对少子寿命的影响降到了最小，以N
- 用以接合衬底的装置及方法-201811177137.9
- T.瓦根莱特纳;M.温普林格;P.林德纳;T.普拉赫;F.库尔茨 - EV 集团 E·索尔纳有限责任公司
- 2013-05-29 - 2023-05-23 - H01L21/18
- 本发明涉及一种用以接合衬底的装置及方法，其中在第一接纳设备(1)的第一接纳表面(2o)上安置该第一衬底(3)且在第二接纳设备(4)的第二接纳表面(2o')上接纳该第二衬底(8);在接合起始位点(20)上接触该接触表面(3k、8k);沿着自该接合起始位点(20)行进至该衬底(3、8)的侧边缘(3s、8s)的接合波将该第一衬底(3)接合至该第二衬底(8)，其中该第一衬底(3)和/或该第二衬底(8)经变形以在该接合之前和/或在该接合期间使该接触表面(3k、8k)在该接合起始位点(20)外对准。
- 用于晶圆级封装的共晶键合方法-202111283841.4
- 彭鑫林;季宇成;郭松;冯刘昊东;陈朔;王诗男 - 上海新微技术研发中心有限公司
- 2021-11-01 - 2023-05-05 - H01L21/18
- 本发明提供一种用于晶圆级封装的共晶键合方法，所述共晶键合方法包括步骤：提供一第一晶圆，于所述第一晶圆上形成第一叠层，所述第一叠层包括含有第一金属的层和含有第二金属的层，所述第一金属与所述第二金属相比具有更强的抗氧化性；提供一第二晶圆，于所述第二晶圆上形成第二叠层，所述第二叠层包括设置于其表层的含有所述第一金属的层；以及使所述第一金属与所述第二金属之间发生共晶键合，以形成所述第一金属和所述第二金属组成的共晶键合层，其中所述第一金属与所述第二金属的质量分数之比为两者在共晶点处的质量比。本发明可减轻共晶键合工艺中氧化膜的形成，可以提高键合结构的质量，有利于实现键合工艺和结果的可控性。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
