[发明专利]工作周期校正器在审

专利信息
申请号: 202010082549.5 申请日: 2020-02-07
公开(公告)号: CN113258923A 公开(公告)日: 2021-08-13
发明(设计)人: 陈韻中 申请(专利权)人: 瑞昱半导体股份有限公司
主分类号: H03K19/0944 分类号: H03K19/0944
代理公司: 北京泛华伟业知识产权代理有限公司 11280 代理人: 王勇;王博
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 暂无信息 说明书: 暂无信息
摘要: 发明公开了一种工作周期校正器,包含缓冲电路、上级联电路与下级联电路。该缓冲电路包含:第一缓冲电路,用来根据第一输入信号输出第二输出信号至第二输出端;第二缓冲电路,用来根据第二输入信号输出第一输出信号至第一输出端,其中该第二输入信号为该第一输入信号的反相信号;以及锁存电路,耦接于该第一输出端与该第二输出端之间。该上级联电路耦接于高电位端与该缓冲电路之间,用来根据该第一与第二输入信号的每一个传输电流至该第一输出端与该第二输出端。该下级联电路耦接于该缓冲电路与低电位端之间,用来根据该第一与第二输入信号的每一个汲取流经该第一输出端与该第二输出端的电流。
搜索关键词: 工作 周期 校正
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010082549.5/,转载请声明来源钻瓜专利网。

同类专利
  • 三态输出缓冲器的栅极控制电路-201880034240.X
  • C·M·格拉韦斯 - 德州仪器公司
  • 2018-06-28 - 2023-10-17 - H03K19/0944
  • 在第一电压域中操作的三态输出缓冲器的栅极控制电路(300A)包含上拉电路(304A),其耦合在上轨(VCCB)和第一栅极控制信号(VP)之间;下拉电路(306A),其耦合在下轨(接地)和第二栅极控制信号(VN)之间;和栅极隔离开关(302A),其耦合在所述第一栅极控制信号(VP)和所述第二栅极控制信号(VN)之间。所述栅极隔离开关(302A)包含与NMOS晶体管并联耦合的PMOS晶体管。所述NMOS晶体管由第一启用信号(EN1)控制,并且所述PMOS晶体管由第二启用信号(EN2)控制。
  • 电源电压自适应晶振驱动电路和振荡器-202011228208.0
  • 李林旭;赵鹏;宋阳;黄太明;孔凡粤 - 深圳市国微电子有限公司
  • 2020-11-06 - 2023-10-10 - H03K19/0944
  • 本发明适用于晶振技术领域,尤其涉及一种电源电压自适应晶振驱动电路和振荡器,其中,电源电压自适应晶振驱动电路包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路,电源电压控制电路对供电电压进行电压比较和判断,并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启,以使对应个数的驱动电路启动,进而组合驱动晶振单元,以使晶振单元输出对应大小的时钟信号至后端,多个驱动电路根据供电电压的大小对应开启,并提供匹配的偏置电流,兼容性高,且避免出现过压驱动和欠压驱动问题。
  • 一种高压驱动电路和芯片-202310802700.1
  • 程君永 - 屹晶微电子(台州)有限公司
  • 2023-07-03 - 2023-10-03 - H03K19/0944
  • 本发明公开了一种高压驱动电路和芯片,包括电平位移模块、高侧驱动模块、低侧驱动模块、自举电路模块和驱动功率管电路。电平位移模块、高侧驱动模块、自举电路模块和驱动功率管电路依次连接,低侧驱动模块的输出连接驱动功率管电路,电平位移模块将第一电压范围的高低电平转换为第二电压范围的低高电平输出;高侧驱动模块基于偏置电压输出第二电压范围的高低电平信号;低侧驱动模块输出第一电压范围的高低电平信号;自举电路模块用于输出第三电压范围的高低电平信号;驱动功率管电路根据第一电压范围的高低电平信号和第三电压范围的高低电平信号,输出第三电压范围的高低电平信号。本申请采用低压管和内部自举电路,减少了面积,降低了成本。
  • 一种新型无源浮地型忆阻器电路-202310851125.4
  • 施阁;吴世恩;林如斌;王晨宇;黄玉清 - 中国计量大学
  • 2023-07-12 - 2023-09-22 - H03K19/0944
  • 本发明公开了一种新型无源浮地型忆阻器电路,整体电路由2个PMOS晶体管(P1P2)、1个NMOS晶体管(N1)和1个电容(C1)构成。当P1、P2、P1的寄生二极管D1P2的寄生二极管D2、N1的寄生二极管D3D4导通后,产生的电流控制电容C1的充电和放电,电容C1上产生周期性变化的电压;N1的衬底和N1的栅极连接,N1上流过的电流由电容C1两端的电压控制。忆阻器电路的阻值可以等效为电路的输入电压和N1上流过的电流之间的比值。本发明中忆阻器电路仅由MOS晶体管和电容两种无源分立器件构成,工作时不需要额外的偏置电压,拥有较高的工作频率和较宽的工作电压范围,结构简单,利于集成。
  • 高频程控容性阻抗电路及测量装置-201610054843.9
  • 严波;王悦;王铁军;李维森 - 普源精电科技股份有限公司
  • 2016-01-27 - 2023-09-22 - H03K19/0944
  • 本发明提供了一种高频程控容性阻抗电路及测量装置,所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元,所述高频容性阻抗单元包括:程控放大器及电容,所述程控放大器与所述电容串联,其中,所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端,所述电容的输出端作为所述高频容性阻抗单元的信号输出端。利用本发明,可以减小现有技术中的程控容性阻抗电路的开关元件导通电阻和寄生电容的影响,提高了程控容性阻抗电路的高频性能。
  • 电子装置-202210106745.0
  • 郭信志 - 广达电脑股份有限公司
  • 2022-01-28 - 2023-07-28 - H03K19/0944
  • 一种电子装置,包括:一磁滞电路、一分压电路、一控制电路,以及一放电电阻器。磁滞电路具有一第一临界电位和一第二临界电位,其中磁滞电路可根据一输出节点处的一输出电位来产生一磁滞电位。分压电路可根据输出电位和磁滞电位来产生一分压电位。控制电路具有一参考电位,并可监控分压电位。若分压电位低于参考电位,则控制电路可藉由放电电阻器对输出节点处的输出电位执行一放电操作。
  • 一种自带偏置的低电压比较器-202210046373.7
  • 廖永波;刘玉婷;刘仰猛 - 电子科技大学
  • 2022-01-14 - 2023-05-23 - H03K19/0944
  • 本发明适用于集成电路技术,提供了一种自带偏置的低电压比较器,该电路的结构非常简单,一共包括六个MOS管,其中三个MOS管使得参考电压充当电路的偏置电压,结合另外三个MOS管,完成电压比较的工作。由于其特殊的结构,本发明中的电路存在以下优势:1、本发明中的比较器可以工作在较低的电压下。2、本发明中的比较器的使能信号EN可以让比较器工作完成后将比较器关断,节约功耗。3、本发明中的比较器自带偏置,结构简单,功耗比一般电路更低。4、本发明中的比较器共模输入范围比较大。5、本发明中的比较器共模输入电压相对较低的时候,输入输出的传输延时更小。
  • 一种用于Boost变换器的积分器以及Boost变换器-202211326464.2
  • 尹广东 - 江苏韩娜新能源有限公司
  • 2022-10-27 - 2023-01-03 - H03K19/0944
  • 本发明公开了一种用于Boost变换器的积分器以及Boost变换器。所述用于Boost变换器的积分器包括:电流产生模块、误差转换模块和积分模块;所述电流产生模块为所述误差转换模块提供工作电流;所述误差转换模块的两个输入端分别接收输入信号V3、V4,对输入信号V3、V4的差值进行转换,在其输出端产生误差电压Ei;所述积分模块的输入端接收误差电压Ei,对其进行放大积分,在其输出端产生积分信号Eo。本发明的用于Boost变换器的积分器,可以简化电路结构,提高输出增益,改善动态响应性能。
  • 一种单粒子三点翻转加固锁存器-202010858338.6
  • 黄正峰;潘尚杰;陈邦溢;鲁迎春;梁华国;倪天明;徐奇;宋钛 - 合肥工业大学
  • 2020-08-24 - 2022-10-04 - H03K19/0944
  • 本发明公开了一种单粒子三点翻转加固锁存器,12个交叉耦合单元的环形连接形成共有12个环内节点的锁存环,6个传输门的输入端共同接输入信号,输出端一一对应地与环内相间隔的6个节点相连接;在透明期内,各传输门均打开,输入信号传入6个相应的环内节点,6个相应环内节点的逻辑值分别接入第一三输入C单元和第二三输入C单元;第一三输入C单元和第二三输入C单元的输出节点一一对应地接双输入C单元的两个输入端,以双输入C单元的输出为锁存器输出节点Q;在保持期内6个传输门均关断,数据在锁存环中锁存。本发明能够有效容忍单粒子三点翻转,提升锁存器整体抗软错误能力。
  • 一种积分器电路-202210441058.4
  • 王汉卿;李雪民;梅恒芳 - 苏州领慧立芯科技有限公司
  • 2022-04-25 - 2022-07-29 - H03K19/0944
  • 本发明公开了一种积分器电路,包括:采样模块、反馈模块、积分模块和放大器,放大器包括放大模块和偏置模块;采样模块分别与放大模块和偏置模块连接,采样模块用于采集输入信号;反馈模块分别与放大模块和偏置模块连接,反馈模块用于为放大模块提供反馈信号;积分模块与放大模块连接,积分模块用于生成矩形波信号;放大模块分别与采样模块、反馈模块、积分模块和偏置模块连接,放大模块用于将输入信号放大;偏置模块分别与采样模块、反馈模块和放大模块连接,偏置模块用于为放大模块提供偏置电压。本发明的积分器电路通过将放大器分为放大模块和偏置模块,偏置为放大模块提供偏置电压,使得反馈模块和采样模块中的开关容易导通。
  • 一种可程式化功率器件、制备方法及逻辑电路-202210449757.3
  • 曾健忠 - 天狼芯半导体(成都)有限公司
  • 2022-04-24 - 2022-07-08 - H03K19/0944
  • 本申请属于半导体技术领域,提供了一种可程式化功率器件、制备方法及逻辑电路,可程式化功率器件包括多个呈阵列设置的单元器件以及用于在镭射状态下熔断的电熔丝阵列;电熔丝阵列用于将相邻的单元器件的连接端一一对应连接,并在镭射状态下断开对应的单元器件之间的连接状态。通过电熔丝将多个单元器件呈阵列设置连接起来,使得单元器件不同的连接方式可以实现不同的功能,以应对不同的应用场景;并且,本申请的不同单元器件之间连接的电熔丝可以通过镭射的方式熔断,使得在针对不用的应用场需要实现不同的功能时,将相应的电熔丝熔断,实现其功能,提升了单元器件的利用率。
  • 基于反馈式电平转换技术的全N沟道耗尽型D锁存器-202210433149.3
  • 武岳;于洪波;刘娜;张丰;陈斌 - 西安微电子技术研究所
  • 2022-04-22 - 2022-07-05 - H03K19/0944
  • 本发明属于电路设计领域,具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器,包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调,满足不同供电电压和输入信号的需要,同时可以解决逻辑错误,完全实现高电平采样和低电平保持的功能,为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。
  • 一种高压全摆幅逻辑电路-202121337172.X
  • 张胜;谭在超;丁国华;罗寅 - 苏州锴威特半导体股份有限公司
  • 2021-06-16 - 2022-05-31 - H03K19/0944
  • 本实用新型公开了一种高压全摆幅逻辑电路,所述电路包括电压偏置电路和反相器电路,所述电压偏置电路包括高压NMOS管N1、高压PMOS管P1、第一稳压管D1、第二稳压管D2、第一电阻器R1、第二电阻器R2、第一电容器C1、第二电容器C2,用于电源滤波,所述反相器电路包括高压NMOS管N2、高压NMOS管N3、高压PMOS管P2、高压PMOS管P3、第三稳压管D3、第四稳压管D4,本实用新型专利电路大幅提高了电源电压的使用范围,在MOS管源漏耐压范围内实现了输入信号的全电压摆幅,电路中的各个器件都工作在正常工作电压范围内,本实用新型电路应用成本低,电压偏置电路可以作为所有逻辑电路的公共部分,每个逻辑电路的栅极只需增加一个钳位MOS管和一个保护稳压管即可。
  • 一种高摆幅的增益自举反相器及其应用-202210071359.2
  • 李文昌;吴鸿昊 - 中国科学院半导体研究所
  • 2022-01-21 - 2022-04-29 - H03K19/0944
  • 本公开提供了一种高摆幅的增益自举反相器,包括:级联反相器包括:MOS器件M1、M2、M3及M4;第一折叠式共源共栅增益自举电路包括:MOS器件M5、M7、M9及M11;第二折叠式共源共栅增益自举电路,包括:MOS器件M6、M8、M10及M12;其中,第一折叠式共源共栅增益自举电路20与M3构成电流‑电压反馈环路,用于提高M3的输出阻抗;第二折叠式共源共栅增益自举电路30与M4构成电流‑电压反馈环路,用于提高M4的输出阻抗。本公开还提供了一种高摆幅的增益自举反相器在高精度低功耗sigma‑delta调制器、低电压低功耗运算放大器、可穿戴设备及RFID上的应用。
  • 半导体电路-202111431433.9
  • 冯宇翔 - 广东汇芯半导体有限公司
  • 2021-11-29 - 2022-03-08 - H03K19/0944
  • 本发明涉及一种半导体电路,包括高压集成电路和开关管;高压集成电路包括驱动电路、欠压保护电路和故障逻辑控制电路;欠压保护电路包括有多路电压比较电路和欠压比较器,欠压比较器的输出端连接至故障逻辑控制电路;每一路电压比较电路包括有下拉电阻、基准电阻和检测比较器,下拉电阻的第一端连接至基准电源,下拉电阻的第二端通过基准电阻接地,下拉电阻的第二端还连接至检测比较器的正极输入端,检测比较器的负极输入端用于连接半导体电路的外接处理器,检测比较器的输出端连接至欠压比较器的负极输入端。该半导体电路可以实现欠压阈值的灵活可调,能够适应半导体电路中复杂的欠压保护需求,提高电路运行的稳定性和可靠性。
  • 超高速绝缘隔离栅驱动电路-202111402219.0
  • 朱宁;周德金;王强;陈珍海;马君健 - 瀚昕微电子(无锡)有限公司;清华大学无锡应用技术研究院
  • 2021-11-19 - 2022-03-08 - H03K19/0944
  • 本发明涉及一种超高速绝缘隔离栅驱动电路,包括输入接收电路、载波信号产生电路、调制发送电路、4个高压电容组成的隔离电路、接收解调电路、高速输出驱动电路。输入接收电路和载波信号产生电路的输出端均连接调制发送电路,调制发送电路输出差分发送数据TxP和TxN,其中TxP经过正端发送电容Ctp和正端接收电容Crp输出RxP信号,TxN经过负端发送电容Ctn和负端接收电容Crn输出RxN信号;RxP信号和RxN信号连接接收解调电路的输入端,接收解调电路的输出端连接高速输出驱动电路,产生驱动信号。本发明可实现高耐压的前提下,提高信号处理速度;在提高输出驱动能力的同时,大幅降低动态功耗;采用OOK信号调制和解调技术,提高隔离区信号传输可靠性。
  • 加重电路及包含其的发送器-202110036891.6
  • 姜智孝 - 爱思开海力士有限公司
  • 2021-01-12 - 2021-11-26 - H03K19/0944
  • 本申请涉及一种加重电路及包括其的发送器。发送器可以包括:加重电路,其适于响应于第一数据和被延迟的第二数据来产生第一下拉驱动信号,并且响应于第二数据和被延迟的第一数据来产生第一上拉驱动信号,其中第一数据和第二数据是差分对;相位偏移补偿电路,其适于补偿第一上拉驱动信号与第一下拉驱动信号之间的相位偏移,以产生第二上拉驱动信号和第二下拉驱动信号;上拉驱动器,其适于响应于第二上拉驱动信号来上拉驱动输出节点;以及下拉驱动器,其适于响应于第二下拉驱动信号来下拉驱动输出节点。
  • 一种锁存器电路、传感器装置及传感器系统-202120733642.8
  • 郭宗渗;刘煜海;魏巍 - 青岛易来智能科技股份有限公司
  • 2021-04-09 - 2021-11-16 - H03K19/0944
  • 本实用新型提出一种锁存器电路、传感器装置及传感器系统,其中,该锁存器电路至少包括:比较器,所述比较器的第一输入端电性连接一外部传感器模块,所述比较器的第二输入端电性连接一外部控制器,所述比较器的输出端与所述第二输入端电性连接,其中,所述比较器接收所述外部传感器模块输出的感应信号、所述外部控制器输出的控制信号和/或所述输出端的反馈信号,并输出一锁存电平信号。基于本实用新型的锁存器电路及传感器装置实现锁存传感器模块的感应信号,降低传感器装置的功耗。
  • 一种高压驱动电路-202120243156.8
  • 张胜;谭在超;丁国华;罗寅 - 苏州锴威特半导体股份有限公司
  • 2021-01-28 - 2021-10-22 - H03K19/0944
  • 本实用新型公开了一种高压驱动电路,电路包括电源偏置模块和驱动电路模块,所述电路大幅提高了驱动电压的电源输入电压,电压值可以与电路中的高压MOS管源漏击穿电压一样高,高压MOS管的栅源驱动电压为5V,保以保证驱动输管安全可靠地工作。同时,本发电路中增加了由高压PMOS管P3、高压NMOS管N4、电阻器R5和高压NMOS管N3、高压PMOS管P4、电阻器R4组成的死区时间控制电路,可以保证高压PMOS管P2和高压NMOS管N2不会同时导通,保护输出MOS管的安全。
  • 工作周期校正器-202010082549.5
  • 陈韻中 - 瑞昱半导体股份有限公司
  • 2020-02-07 - 2021-08-13 - H03K19/0944
  • 本发明公开了一种工作周期校正器,包含缓冲电路、上级联电路与下级联电路。该缓冲电路包含:第一缓冲电路,用来根据第一输入信号输出第二输出信号至第二输出端;第二缓冲电路,用来根据第二输入信号输出第一输出信号至第一输出端,其中该第二输入信号为该第一输入信号的反相信号;以及锁存电路,耦接于该第一输出端与该第二输出端之间。该上级联电路耦接于高电位端与该缓冲电路之间,用来根据该第一与第二输入信号的每一个传输电流至该第一输出端与该第二输出端。该下级联电路耦接于该缓冲电路与低电位端之间,用来根据该第一与第二输入信号的每一个汲取流经该第一输出端与该第二输出端的电流。
  • 一种高压全摆幅逻辑电路-202110667911.X
  • 张胜;谭在超;丁国华;罗寅 - 苏州锴威特半导体股份有限公司
  • 2021-06-16 - 2021-08-13 - H03K19/0944
  • 本发明公开了一种高压全摆幅逻辑电路,所述电路包括电压偏置电路和反相器电路,所述电压偏置电路包括高压NMOS管N1、高压PMOS管P1、第一稳压管D1、第二稳压管D2、第一电阻器R1、第二电阻器R2、第一电容器C1、第二电容器C2,用于电源滤波,所述反相器电路包括高压NMOS管N2、高压NMOS管N3、高压PMOS管P2、高压PMOS管P3、第三稳压管D3、第四稳压管D4,本发明专利电路大幅提高了电源电压的使用范围,在MOS管源漏耐压范围内实现了输入信号的全电压摆幅,电路中的各个器件都工作在正常工作电压范围内,本发明电路应用成本低,电压偏置电路可以作为所有逻辑电路的公共部分,每个逻辑电路的栅极只需增加一个钳位MOS管和一个保护稳压管即可。
  • 一种锁存器单元和分频器-202110345759.3
  • 黄福青;陈作添;刘石 - 上海移芯通信科技有限公司
  • 2021-03-31 - 2021-07-09 - H03K19/0944
  • 本发明提供了一种锁存器单元和分频器,其锁存器单元包括:第一差分电路,用于输入第一极性时钟信号和差分输入信号对;第二差分电路,与所述第一差分电路连接,用于输入第二极性时钟信号,与所述第一差分电路同时输入所述差分输入信号对,并且输出差分输出信号对;所述第一极性时钟信号与所述第二极性时钟信号为一对反相的时钟信号。本发明大大降低功耗,可广泛用于对功耗要求高、续航时间要求长的领域。
  • 一种锁存器电路及传感器装置-202110382856.X
  • 郭宗渗;刘煜海;魏巍 - 青岛易来智能科技股份有限公司
  • 2021-04-09 - 2021-06-11 - H03K19/0944
  • 本发明提出一种锁存器电路及传感器装置,其中,该锁存器电路至少包括:比较器,所述比较器的第一输入端电性连接一外部传感器模块,所述比较器的第二输入端电性连接一外部控制器,所述比较器的输出端与所述第二输入端电性连接,其中,所述比较器接收所述外部传感器模块输出的感应信号、所述外部控制器输出的控制信号和/或所述输出端的反馈信号,并输出一锁存电平信号。基于本发明的锁存器电路及传感器装置实现锁存传感器模块的感应信号,降低传感器装置的功耗。
  • 一种高压驱动电路-202110118242.0
  • 张胜;谭在超;丁国华;罗寅 - 苏州锴威特半导体股份有限公司
  • 2021-01-28 - 2021-06-11 - H03K19/0944
  • 本发明公开了一种高压驱动电路,电路包括电源偏置模块和驱动电路模块,所述电路大幅提高了驱动电压的电源输入电压,电压值可以与电路中的高压MOS管源漏击穿电压一样高,高压MOS管的栅源驱动电压为5V,保以保证驱动输管安全可靠地工作。同时,本发电路中增加了由高压PMOS管P3、高压NMOS管N4、电阻器R5和高压NMOS管N3、高压PMOS管P4、电阻器R4组成的死区时间控制电路,可以保证高压PMOS管P2和高压NMOS管N2不会同时导通,保护输出MOS管的安全。
  • 包括触发器的半导体电路-201610807155.5
  • 金山河;金珉修;马修·铂金斯 - 三星电子株式会社
  • 2016-09-07 - 2021-04-30 - H03K19/0944
  • 本发明提供一种包括触发器的半导体电路。一种半导体电路包括第一电路和第二电路。第一电路基于输入数据的逻辑电平、时钟信号的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平和第三节点的逻辑电平。第二电路基于时钟信号的逻辑电平、第二节点的逻辑电平和第三节点的逻辑电平来确定第一节点的逻辑电平。第一电路包括子电路和第一晶体管。第一电路的子电路基于输入数据的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平。第一晶体管由时钟信号的逻辑电平门控,以将第三节点与第二节点连接。
  • 一种可调式电压准位的宽能隙半导体元件-201610324236.X
  • 许甫任;洪建中;黄尧峯;颜诚廷;李傳英 - 上海瀚薪科技有限公司
  • 2016-05-16 - 2020-11-13 - H03K19/0944
  • 本发明公开一种可调式电压准位的宽能隙半导体元件,包含有一宽能隙半导体功率单元以及一准位调整单元,该宽能隙半导体功率单元具有一源极端,该准位调整单元与该源极端电性连接,其中,该准位调整单元透过该源极端提供一位移电压而调整该宽能隙半导体功率单元的一驱动电压准位。藉由该准位调整单元对该宽能隙半导体功率单元的该驱动电压准位进行调整,而可做为高压增强型晶体管使用,具有成本降低及切换速度提升的功效。
  • 一种逻辑门电路的版图-201610375816.1
  • 于跃;郑坚斌 - 展讯通信(上海)有限公司
  • 2016-05-31 - 2020-09-01 - H03K19/0944
  • 本发明提供一种逻辑门电路的版图,包括:第一PMOS管,第一NMOS管,第二PMOS管、第二NMOS管,所述逻辑门电路的版图的VDD连接第一PMOS管及第二PMOS管的源极,所述逻辑门电路的版图的VSS连接第一NMOS管及第二NMOS管的源极,其特征在于,第一PMOS管的漏极连接第二PMOS管的栅极,第一NMOS管的漏极连接第二NMOS管的栅极,第二PMOS管的栅极通过多晶硅连接线连接第二NMOS管的栅极。本发明能够在不增加面积的情况下减小器件开关转换过程中的直流电流。
  • 时序电路及其操作方法-201610809106.5
  • 黄铉澈;金珉修 - 三星电子株式会社
  • 2016-09-07 - 2020-08-07 - H03K19/0944
  • 公开一种时序电路及其操作方法。在时序电路中,第一级被配置为响应于时钟对第一节点的电压进行充电,并且响应于时钟、第二节点的电压和数据对第一节点的电压进行放电;第二级被配置为响应于时钟对第二节点的电压进行充电,并且响应于时钟和逻辑信号对第二节点的电压进行放电;组合逻辑被配置为基于第一节点的电压、第二节点的电压和数据来生成逻辑信号;以及锁存电路被配置为响应于时钟来锁存第二节点的电压。
  • 一种通过修调选择信号端口的低功耗电路-202010377418.X
  • 董振斌;姚和平;汪西虎;唐威 - 上海维安半导体有限公司
  • 2020-05-07 - 2020-08-04 - H03K19/0944
  • 本发明公开了一种通过修调选择信号端口的低功耗电路,是一种可以通过修调形式实现信号选择的电路设计方案,由输入电路、控制电路、输出电路三部分电路构成。其中,输入电路包含了恒流源、偏置型开关器件、修调结构,所述的控制电路在输入电路后级,控制电路的输出接输出电路的控制端,输出电路二选择一路输入到输出端。电路具有结构简单、功耗低的特点,可广泛用于需要修调的电路中。具有电路结构简单,占用版图面积小;功耗低,对整体电路的静态电流影响可以忽略。可以用在集成电路中通过修调实现片内信号、片外信号等多种信号的选择。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top