[发明专利]发送设备及其交织方法有效
| 申请号： | 202010066669.6 | 申请日： | 2015-03-19 |
| 公开（公告）号： | CN111200443B | 公开（公告）日： | 2023-09-12 |
| 发明（设计）人： | 郑鸿实;金庆中;明世澔 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03M13/27 | 分类号： | H03M13/27;H03M13/11;H04L1/00 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 曾世骁;苏银虹 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种发送设备及其交织方法。该发送设备包括：编码器，被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将交织后的LDPC码字映射到多个调制符号上，其中，调制器被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到每个调制符号的预定比特上。 | ||
| 搜索关键词： | 发送 设备 及其 交织 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010066669.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种利用生物电流的音乐控制装置及控制方法
- 下一篇：一种防止用户逃费的方法
- 同类专利
- 一种用于极化码的速率匹配交织方法及装置-201880055616.5
- 王闰昕;那崇宁;永田聪 - 株式会社NTT都科摩
- 2018-08-10 - 2023-10-20 - H03M13/27
- 本发明提供了一种用于极化码的速率匹配交织方法和装置，所述方法包括：获得第一码字比特序列；对所述第一码字比特序列进行划分以获得一个或多个分段；对所述一个或多个分段进行段内和/或段间交织，以生成交织比特序列。
- 一种HPLC Turbo码译码器的解交织器及其解交织方法-202310566722.2
- 董磊;肖进军;孙瑜 - 北京卓智创芯科技有限公司
- 2023-05-19 - 2023-09-19 - H03M13/27
- 本发明公开了一种HPLC Turbo码译码器的解交织器，所述解交织器复用对应的Turbo码编码器的交织器，所述解交织器与所述交织器使用不同的解交织表和交织表，但使用相同的计算逻辑产生解交织序列和交织序列；所述相同的计算逻辑是指，所述解交织器的解交织计算与所述交织器的交织计算采用相同的地址映射函数。本发明中对应不同的交织表建立相应的解交织表；使用和交织器相同的计算公式进行解交织地址计算；解交织表计算使用计数器、查表、加减、比较的方式进行计算，提高了运算效率。
- 交织编码方法、系统、电子设备和存储介质-202310736947.8
- 吴佳;李礼;吴叶楠 - 上海威固信息技术股份有限公司
- 2023-06-20 - 2023-09-15 - H03M13/27
- 本发明提供一种交织编码方法、系统、电子设备和存储介质。所述方法包括步骤：对于目标类型三维闪存块，获取各个存储层的数据错误率；对于采用目标类型三维闪存块的三维闪存芯片，响应于针对其任一三维闪存块的数据写入指令，对待写入的数据进行编码，将编码生成的码字平均分为两部分，并将码字的两部分分别写入具有当前最低数据错误率的空闲存储层和具有当前最高数据错误率的空闲存储层。所述系统包括对应实现上述各个步骤的功能模块。电子设备：处理器执行存储器保存的计算机程序时实现所述方法。存储介质存储有被处理器执行时实现所述方法的计算机程序。根据本发明，能够解决现有的三维闪存芯片因译码延迟不平衡而影响自身读性能稳定性的问题。
- 用于5G NR的在运行中交织/速率匹配和解交织/解速率匹配-201880078983.7
- C·刘;A·里索;L·张 - 高通股份有限公司
- 2018-11-07 - 2023-09-15 - H03M13/27
- 在一方面，一种编码数据以供传输的方法包括：对于要在其上执行交织和速率匹配的经编码数据块，由并行操作的第一交织和速率匹配引擎和第二交织和速率匹配引擎分别在缓冲器的第一起始点和第二起始点处开始从该缓冲器读取该经编码数据块。经编码输出数据包括来自两个引擎的经交织和经速率匹配的数据。在另一方面，一种解码接收到的数据的方法包括：由第一解交织和解速率匹配引擎和第二解交织和解速率匹配引擎分别在对数似然比(LLR)缓冲器的第一起始点和第二起始点处开始读取该LLR缓冲器的数据。经解码输出数据包括两个引擎的经解交织和经解速率匹配的数据。
- 发送设备及其交织方法-202010066669.6
- 郑鸿实;金庆中;明世澔 - 三星电子株式会社
- 2015-03-19 - 2023-09-12 - H03M13/27
- 提供了一种发送设备及其交织方法。该发送设备包括：编码器，被配置为通过基于奇偶校验矩阵进行低密度奇偶校验(LDPC)编码来产生LDPC码字；交织器，被配置为对LDPC码字进行交织；调制器，被配置为将交织后的LDPC码字映射到多个调制符号上，其中，调制器被配置为将构成LDPC码字的多个比特分组之中的预定比特分组中所包括的比特映射到每个调制符号的预定比特上。
- 一种低复杂度的卷积码随机交织关系的估计方法-202110987423.7
- 陆玉可;甘露;廖红舒;徐政五 - 电子科技大学;宜宾电子科技大学研究院
- 2021-08-26 - 2023-09-01 - H03M13/27
- 本发明属于通信技术领域，具体是涉及一种低复杂度的卷积码随机交织关系的估计方法。本发明是在利用截获数据c，在已知交织深度L、交织起点的情况下，完成交织关系的估计，恢复出随机交织器。本发明首先利用线性分组码码字空间的封闭性对接收序列进行误码筛除，然后将误码筛除后的序列按照一定的规则构造出一个含有两个交织块(每个交织块交织关系相同)、维数为2L×2L的数据矩阵C，对C进行伽罗华域上部分高斯行消元，利用线性特性来确定卷积码的组间交织关系，然后利用校验向量确定正确的组内交织关系。
- 通信装置、通信方法和记录介质-201811371603.7
- 木村亮太;唐义夫 - 索尼公司
- 2015-07-21 - 2023-08-25 - H03M13/27
- 本发明涉及一种装置。[问题]为了使得在IDMA系统中，可以以负担更轻并且更加灵活的方式发送数据。[解决方案]提供一种设备，所述设备包括用于获取从关于用户的发送数据生成的纠错编码后的信息块的获取单元，和用于利用用户独有的交织器来交织信息块的比特序列的交织单元。交织单元通过交织从比特序列获得的两个或更多个部分序列，交织比特序列。
- 一种HPLC Turbo码编码器及其编码方法-202310566724.1
- 董磊;肖进军;孙瑜 - 北京卓智创芯科技有限公司
- 2023-05-19 - 2023-08-22 - H03M13/27
- 本发明公开了一种HPLC Turbo码编码器及其编码方法，其包括交织器、第一分量编码器和第二分量编码器，还包括第一缓存器和第二缓存器；所述交织器包括交织地址计算模块和数据交织模块；交织地址计算模块包括第一循环计数器、第二循环计数器、交织地址查找器、加减法运算器和比较处理器；数据交织模块根据交织地址获取数据并根据读取数据序号的奇偶关系进行两比特交换。本发明通过两级循环计数器、比较器、查表方式及简单的加减运算实现交织地址的计算，降低交织地址计算复杂度，在数据传输的过程中同步进行数据交织处理。当所有数据接收完成后，使用多bit并行编码的方式进行编码，通过并行计算的分量编码器，降低编码器的整体延时。
- 对单个非完整Turbo码分量编码器参数盲识别方法-202110323541.8
- 张天骐;胡延平;张晓艳;张刚;白杨柳 - 重庆邮电大学
- 2021-03-26 - 2023-08-08 - H03M13/27
- 本发明请求保护一种对单个非完整Turbo码分量编码器参数盲识别方法，属于信道编码盲识别领域。针对Turbo码在删余位上的码字与对应的RSC码有所区别的情况，将该位上的码字视为“0”和“1”等概率出现的误码，从而对删余位进行归零处理并选取合适的截取序列进行匹配度计算，根据最后匹配度的总分布情况对删余型Turbo码分量编码器的参数进行识别。不仅相较于传统检验矩阵匹配法性能有很大的提升，而且该算法能在码长、交织未知的情况下也能完成对分量编码器参数的盲识别。甚至在仅截获一段不完整的码字的情况下，依然能较好的完成分量编码器的参数识别，具有实际应用的工程价值。
- 一种Turbo和LDPC码速率匹配和交织器共享存储设计方法-202210088999.4
- 胡祝华;霍科佳;刘大可 - 海南大学
- 2022-01-25 - 2023-08-04 - H03M13/27
- 本发明提供了一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法：步骤1、输入数据流，并判断其交织类型；步骤2、对于步骤1中输入的数据进行预计算，同时确定交织器容量大小；步骤3、将数据流输入数据置换网络中，并进行相应的行列变换或者移位处理，利用地址生成单元根据地址映射公式生成写地址；根据使能信号和控制信号生成读地址；步骤4、将步骤3处理后数据根据写地址写入数据存储器中；步骤5、从数据存储器中根据读地址输出数据。利用本发明方法能够将两种编码的交织器功能集中在单一的体系结构中共享实现。不同标准的切换为基带处理器提供了新的选择，在一定程度上提高了整个系统的灵活性，解决了传统方法中多个传输标准分别实现多个交织器，造成硅成本极剧增加的问题。
- 一种基于FPGA的天线数据交织和解交织方法-202010130073.8
- 苏岚;魏恒 - 武汉虹信科技发展有限责任公司
- 2020-02-28 - 2023-07-25 - H03M13/27
- 本发明实施例提供一种基于FPGA的天线数据交织和解交织方法，方法包括：在外部写地址和DPRAM的写地址之间设置写地址交换单元，在DPRAM的读地址和外部读地址之间设置读地址交换单元，所述DPRAM位于FPGA中；通过写地址交换单元对DPARM的写地址进行移位操作，所述读地址交换单元对DPARM的读地址进行移位操作，使得当前OFDM符号期间的DPRAM的写地址与上一个OFDM符号期间的DPRAM的读地址相同。本发明实施例通过地址交换单元控制DPRAM读写地址的变换，只需要与天线数据量相同的RAM资源就可以完成天线交织与解交织的功能，节约了RAM资源。
- 一种基于并行交织汉明码编译码的数据纠错装置-202223015860.1
- 张思睿;王磊;陈树轩;李杰;郭正霖 - 中国航空工业集团公司西安飞行自动控制研究所
- 2022-11-11 - 2023-07-21 - H03M13/27
- 本实用新型涉及但不限于飞行控制系统技术领域，公开了一种基于并行交织汉明码编译码的数据纠错装置。包括：所述装置包括：编码器、交织器、ram存储器、解交织器、译码器；编码器的输入端连接外部输入数据；编码器包含四路编码器，分别记为第一编码器、第二编码器、第三编码器和第四编码器；四路编码器与交织器并行连接；交织器、ram存储器、解交织器依次串行连接；译码器包含四路译码器，分别记为第一译码器、第二译码器、第三译码器和第四译码器；四路译码器与解交织器并行连接，用于纠正数据传输过程中4bit连续错误，以解决传统汉明码编码无法纠正多bit连续错误的问题。
- 传输设备及其交织方法-201910887784.7
- 明世澔;金庆中;郑鸿实;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 - 三星电子株式会社
- 2015-05-21 - 2023-07-18 - H03M13/27
- 提供了一种传输设备。所述传输设备包括：编码器，配置成基于包括信息字位和奇偶校验位的奇偶校验矩阵通过对输入位进行低密度奇偶校验(LDPC)编码来生成LDPC码字，所述LDPC码字包括多个位组，所述多个位组中的每个位组包括多个位；交织器，配置成对所述LDPC码字进行交织；以及调制器，配置成将所交织的LDPC码字映射到调制符号上，其中，所述交织器还配置成对所述LDPC码字进行交织以使得在构成所述LDPC码字的所述多个位组之中的预定位组中包括的位在所述调制符号的预定位上。
- 一种数据交织与解交织方法和装置-201711031504.X
- 刘凯 - 深圳市中兴微电子技术有限公司
- 2017-10-27 - 2023-07-07 - H03M13/27
- 本发明公开了一种数据交织与解交织方法。将待处理数据依次写入第一存储器中包括的至少一个第一存储单元中，各第一存储单元的长度为第一预设数据长度；将存储于各第一存储单元的待处理数据以第一存储单元为单位划分为一个以上的子数据块；按照第一读写规则分别读取各子数据块对应的各第一存储单元中的数据并写入第二存储器；将从所述第二存储器中按第一预设读取顺序依次读取的数据确定为所述待处理数据的处理结果。本发明还公开了一种数据交织与解交织的装置、存储介质和信息处理装置。
- 等离子鞘套下原模图比特交织编码调制迭代译码调制系统-202010165716.2
- 石磊;吕跃广;包为民;魏海亮;刘彦明;李小平;姚博;袁淑容 - 西安电子科技大学
- 2020-03-11 - 2023-07-04 - H03M13/27
- 本发明属于航天测控通信技术领域，公开了一种等离子鞘套下原模图比特交织编码调制迭代译码调制系统，搭建基于等离子体鞘套信道软信息的原模图比特交织编码调制迭代译码调制(Protograph‑BICM‑ID)系统的框架，相位检测器的具体设计，相位条件概率密度函数C‑PDF估计器的具体设计，MAP检测器的具体设计，置信传播BP迭代译码和外迭代译码。利用相位检测器和C‑PDF估计器得到接收信号的相位条件概率密度函数并将结果提供给MAP检测器，进行信道软信息计算，然后BP译码器进行内迭代译码，译码结果反馈给MAP检测器进行外迭代译码，多次迭代最终完成译码。本发明实现复杂度低，显著提高等离子体信道下通信的误码率性能，改善通信质量、缓解通信黑障。
- 极化码交错和比特选择-201880010369.7
- 吴威德;戴嘉伟 - 联发科技股份有限公司
- 2018-02-06 - 2023-07-04 - H03M13/27
- 本发明提供了用于极化码子块交错和比特选择的装置和方法。在一个新颖方面，针对极化码交错提供了中间部分隔行子块交错。在一个实施例中，极化码的中间部分被隔行交错并且产生交错的极化码。在另一个实施例中，下部分和上部分也利用中间部分交错方法经过子块交错。在另一新颖方面，提供了速率相关的统一的比特选择。比特选择可以分为重复、打孔和缩短三种操作类别。每个类别遵循统一的比特选择规则，不同类别的仅在存取方案上有所不同。在一个实施例中，循环缓冲器被用于比特选择。
- Lte卷积码的交织或解交织方法及其器件、通信芯片和装置-202310269932.5
- 王翰林 - 归芯科技（深圳）有限公司
- 2023-03-15 - 2023-06-27 - H03M13/27
- 本发明提供了一种Lte卷积码的交织或解交织方法及其器件、通信芯片和装置，该交织或解交织方法应用于PBCH信道速率匹配、PDCCH信道速率匹配或PDCCH资源映射中。该交织或解交织方法通过计算需要在源Lte卷积码序列中添加冗余比特位的个数；再根据交织器规则和冗余比特位的个数，推导出源Lte卷积码序列索引与交织后Lte卷积码序列索引之间的点对点映射；再根据源Lte卷积码序列索引与交织后Lte卷积码序列索引之间的点对点映射，按照解Lte卷积码的特性要求，读取第一Lte卷积码序列，并输出第二Lte卷积码序列，进行由源Lte卷积码序列到交织后Lte卷积码序列的交织，或由交织后Lte卷积码序列到源Lte卷积码序列的解交织。缩短处理时间，减少交织或解交织过程中占用的处理资源。
- 一种适用于5G-LDPC的并行交织器以及方法-202310335251.4
- 车书玲;李文乐;魏瑞;李颖 - 西安电子科技大学
- 2023-03-30 - 2023-06-23 - H03M13/27
- 本发明提出了一种适用于5G‑LDPC的并行交织器以及方法，用于解决现有技术中存在的交织地址计算复杂度高和吞吐量较低的技术问题。并行交织器包括顺次连接的读写缓存模块和比特交织模块，及顺次连接的参数计算模块和参数存储模块；所述参数存储模块的输出端与比特交织模块相连；其中，比特交织模块包括并行排布的Q个循环移位单元和与该Q个循环移位单元输出端级联的码字合并模块，Q≥1；参数存储模块包括顺次连接的信息存储单元和计数器。实现步骤为：1.读写缓存模块存储5G‑LDPC编码后数据；2.参数计算模块计算交织层结尾比特长度；3.参数存储模块计算循环移位因子；4.比特交织模块获取交织结果。
- 一种超低码率内部交织卷积编码译码方法-201810889671.6
- 黎光洁;王明威;李春宏;吴冶 - 黎光洁;王明威;李春宏;吴冶
- 2018-08-07 - 2023-06-23 - H03M13/27
- 本发明公开了作为一种超低码率内部交织卷积编码方法，包括(1)将字节转换为组；(2)将组依次输入移位寄存器；(3)抽取移位寄存器抽头，利用抽头值计算校验组；(4)生成最后编码字节流，所述编码字节流中构成组的信息字节排列在前，构成校验组的校验字节排在所述信息字节之后。内部交织卷积编码码率超低，复杂度低，接近shanoon极限，提供了充分的灵活性，可为高码率和超低码率(1/16‑1/30)场景提供优良的性能。
- 传输设备及其交织方法-201910887098.X
- 明世澔;金庆中;郑鸿实;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 - 三星电子株式会社
- 2015-05-21 - 2023-06-20 - H03M13/27
- 提供了一种传输设备。所述传输设备包括：编码器，配置成基于包括信息字位和奇偶校验位的奇偶校验矩阵通过对输入位进行低密度奇偶校验(LDPC)编码来生成LDPC码字，所述LDPC码字包括多个位组，所述多个位组中的每个位组包括多个位；交织器，配置成对所述LDPC码字进行交织；以及调制器，配置成将所交织的LDPC码字映射到调制符号上，其中，所述交织器还配置成对所述LDPC码字进行交织以使得在构成所述LDPC码字的所述多个位组之中的预定位组中包括的位在所述调制符号的预定位上。
- 传输设备及其交织方法-201910887123.4
- 金庆中;明世澔;郑鸿实;安索瑞归·丹尼尔·罗百帝;贝勒卡西姆·穆霍什 - 三星电子株式会社
- 2015-05-21 - 2023-06-16 - H03M13/27
- 提供了一种传输设备。所述传输设备包括：编码器，配置成通过基于包括信息字位和奇偶校验位的奇偶校验矩阵对输入位进行低密度奇偶校验(LDPC)编码来生成LDPC码字，所述LDPC码字包括多个位组，所述多个位组中的每个位组包括多个位；交织器，配置成对所述LDPC码字进行交织；以及调制器，配置成将所交织的LDPC码字映射到调制符号上，其中，所述交织器还配置成对所述LDPC码字进行交织以使得构成所述LDPC码字的所述多个位组之中的预定位组中包括的位位于所述调制符号的预定位上。
- 针对多路卷积编码的并行交织系统及方法-202310192376.6
- 张顺;伊纪锋;段明明;程帅林;马建鹏 - 西安电子科技大学
- 2023-03-02 - 2023-05-30 - H03M13/27
- 本发明公开一种针对多路卷积编码的并行交织系统及方法，该技术方案包括：卷积编码模块发送生成的多路编码数据和两路打孔valid标识信号；交织写入地址产生模块发送生成的两路交织写入地址；乒乓读写选通模块发送产生的乒乓读写选通信号并选通编码数据和交织写入地址；进行交织写操作；交织读取地址产生模块发送多路交织读取地址；选通交织读取地址；进行交织读操作并发送交织数据；采用双口RAM进行同步切换的交织读写操作；系统停止工作。本发明降低了卷积编码的复杂度，具有低复杂度，低时钟，高吞吐，高可靠性的优点。
- 基站装置、终端装置、通信方法及集成电路-201780039049.X
- 横枕一成;山田升平;坪井秀和;高桥宏树;相羽立志 - 夏普株式会社;鸿颖创新有限公司
- 2017-07-07 - 2023-05-12 - H03M13/27
- 本发明进行信道编码，对输入位串应用编码率1/5的Turbo编码，对第一至第五Turbo编码位串进行Turbo编码，对所述第一至所述第五编码位串中的每个编码位串应用子块交织器，对从所述子块交织器输出的第一至第五编码位串应用比特集合，所述比特集合依次输出所述第一编码位串，在输出所述第一码位后，接着将所述第二编码位串以及所述第四编码位串逐位交替输出，将所述第二和所述第五编码位串逐位交替输出。
- 一种卷积码随机交织序列交织关系的估计方法-202011059417.7
- 甘露;陆玉可;廖红舒;于雄雄 - 电子科技大学
- 2020-09-30 - 2023-05-02 - H03M13/27
- 本发明属于通信技术领域，具体是涉及一种卷积码随机交织序列交织关系的估计方法。本发明是在利用截获数据c，在已知c对应的(2,1，v)卷积码编码器结构、交织深度L、交织起点的情况下，完成交织关系的估计，首先利用已知的(2,1，v)卷积码编码器构造该卷积码包含第x列的校验方程H1的标准图，然后将截获数据按照给定起点与交织深度，构成数据矩阵B，随机选取B的第y列，采用Dumer算法得到矩阵B包含第y列的校验方程H2，若H1的数量等于H2的数量，建立H2的图，利用图同构的方法对校验方程排序，使之一一对应，再通过图的顶点集，确定部分交织关系，最后利用已确定的交织关系的前后滑窗矩阵和校验向量相乘的结果继续求解后续的交织关系。
- 译码方法、装置、计算机设备、介质和计算机程序产品-202310096893.3
- 张丽;陈璐;代欢欢;章晨曦 - 中国工商银行股份有限公司
- 2023-01-18 - 2023-04-28 - H03M13/27
- 本申请涉及大数据技术领域，提供了一种译码方法、装置、计算机设备、存储介质和计算机程序产品，可具体应用于金融领域或其他相关领域。本申请能够实现提高译码效率和准确性。该方法包括：获取待译码信息和交织信息，将待译码信息和交织信息输入至预先训练的译码模型，得到待译码信息的第一译码结果，将第一译码结果、待译码信息和交织信息输入至译码模型，得到待译码信息的第二译码结果，将第二译码结果作为第一译码结果，并跳转至将第一译码结果、待译码信息和交织信息输入至译码模型，得到待译码信息的第二译码结果的步骤，直到第一译码结果和第二译码结果满足预设收敛条件，将满足预设收敛条件的第二译码结果作为待译码信息的目标译码结果。
- 一种极快速纠错译码方法及装置-202010474381.2
- 朱珣;李巍;邓宏涛;周常庆;龚鸣 - 江汉大学
- 2020-05-29 - 2023-04-28 - H03M13/27
- 本发明公开了一种极快速纠错译码方法，包括以下步骤初级移位译码电路和次级移位译码电路同时接收发送端的信息码流；初级移位译码电路在无输入条件下做自发操作直至高8位全为0，次级移位译码电路也同步做自发操作，N1计数器对自发操作的次数进行计数获得N1值，初级移位译码电路的低8位的数据为错误模式值，将错误模式值和次级移位译码电路的值，拼接为寻址地址，并在存储器提取对应的8bit码字间的距离值，即N2值，计算错误位置i。本发明极大提高了纠错译码的速度。纠错译码处理速度比既有方案有显著的提高。
- 交织编码方法及装置-201910135571.9
- 朱柏强 - 成都德芯数字科技股份有限公司
- 2019-02-21 - 2023-04-14 - H03M13/27
- 本发明实施例涉及数字通信技术领域，具体而言，涉及一种交织编码方法及装置，该方法能够判断写入第一存储器的当前数据帧的获取时刻是否小于已写入第一存储器中的任一数据帧所对应的获取时刻，若当前数据帧的获取时刻不小于已写入第一存储器中的任一数据帧所对应的获取时刻，获取当前数据帧的前一个数据帧在第一存储器中的第一地址，然后根据第一地址计算出当前数据帧在第一存储器中的第二地址作为当前数据帧的交织地址，如此，提高了交织计算效率，降低了延迟。
- 一种基于部分叠加的递归分组马尔可夫叠加编码方法-201910921448.X
- 赵山程;温金明;马啸 - 暨南大学
- 2019-09-27 - 2023-03-31 - H03M13/27
- 本发明公开的一种基于部分叠加的递归分组马尔可夫叠加编码方法，以码长为n，信息为长度k的码C[n,k]作为基本码，将长度为kL的信息序列
- 一种基于FPGA的完成矩阵列置换交织的装置-202010516773.0
- 任跃;何春;李小林;程郁凡 - 电子科技大学
- 2020-06-09 - 2023-03-31 - H03M13/27
- 本发明提供一种基于FPGA的完成矩阵列置换交织的装置，包括数据拼接模块，存储控制中心模块和数据拆分模块，其中以各模块的地址产生器为核心，通过产生有一定规律性的读写地址来完成矩阵列置换交织。本发明通过使用高速率器件改善矩阵列置换交织存储带宽利用率低的问题，对不同传输速率和不同交织帧长具有可配性，可兼容各种长度帧长的交织处理。硬件实现具有单一，简单，可配置性，以较少的面试即可换取最优速率的优点，可兼容完成各种高速率复杂的矩阵列置换交织以及更普遍的矩阵交织，有效地解决了基于FPGA使用高速率存储器件完成矩阵列置换交织的高复杂度的问题。
- 一种适用于5G-NR的并行交织器、解交织器以及方法-202010525423.0
- 陈红艳;马上;迟博恩;龙凯 - 电子科技大学;成都信息工程大学
- 2020-06-10 - 2023-03-28 - H03M13/27
- 本发明涉及5G‑NR数据处理领域，具体涉及一种适用于5G‑NR的并行交织器、解交织器以及方法。本发明通过每个处理时钟从输入端口中输入多个数据，从输出端口中输出多个数据，使交织器/解交织器内部在每个时钟内能够同时能处理从端口输入的多个数据，即通过提高交织器/解交织器内部数据处理的并行度，从而提高数据的吞吐量，降低处理延迟。且本发明适用于5G‑NR中物理信道中使用LDPC信道编码方式的解交织或交织数据处理流程。
- 专利分类
