[发明专利]半导体器件的制备方法在审
| 申请号： | 201911190707.2 | 申请日： | 2019-11-28 |
| 公开（公告）号： | CN112864085A | 公开（公告）日： | 2021-05-28 |
| 发明（设计）人： | 何丹丹 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/74 | 分类号： | H01L21/74 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 史治法 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件的制备方法，半导体器件的制备方法包括：提供一衬底和位于衬底表面的介质层，介质层具有开口，开口显露出衬底，显露的衬底的表面形成有第一氧化层；去除第一氧化层；于显露的衬底表面形成接触层，接触层的表面形成有第二氧化层；去除第二氧化层；于开口内填充互连材料层。上述半导体器件的制备方法，于显露的衬底表面形成接触层来降低接触电阻，而且去除显露的衬底表面生成的第一氧化层和接触层表面生成的第二氧化层，防止由于第一氧化层和第二氧化层存在导致接触电阻增大，避免出现断路，使得器件良率提升。 | ||
| 搜索关键词： | 半导体器件 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911190707.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 互连结构及其形成方法-202310969273.6
- 吴旭升 - 北方集成电路技术创新中心（北京）有限公司
- 2023-08-03 - 2023-10-10 - H01L21/74
- 本申请提供一种互连结构及其形成方法，该形成方法包括：提供前层结构和位于前层结构上的堆叠结构，该堆叠结构包括依次堆叠的第一导电阻挡材料层、导电连线材料层、第二导电阻挡材料层、通孔连线材料层以及第三导电阻挡材料层；在第三导电阻挡材料层上形成第二掩膜层；刻蚀堆叠结构至暴露前层结构，其中，与第二掩膜层和第三掩膜层位置对应的第一导电阻挡材料层、导电连线材料层和第二导电阻挡材料层被保留并分别形成第一导电阻挡层、导电连线和第二导电阻挡层；与第三掩膜层位置对应的第三导电阻挡材料层和通孔连线材料层被保留并分别形成通孔连线和第三导电阻挡层。本申请的互连结构及其形成方法可以提高互连结构的良率。
- 半导体器件的制程方法及半导体器件-202211527649.X
- 程亚杰 - 武汉新芯集成电路制造有限公司
- 2022-11-30 - 2023-03-28 - H01L21/74
- 本申请提供一种半导体器件的制程方法及半导体器件。该半导体器件的制程方法包括：提供半导体基材，其中，半导体基材包括半导体衬底；在半导体衬底内形成掺杂埋层；在掺杂埋层的界面上进行第一次外延生长以形成第一外延层；对掺杂埋层在半导体衬底和第一外延层进行氧化扩散；以及在半导体衬底上进行第二次外延生长以形成第二外延层；其中，第二外延层的沉积厚度相等。该制程方法通过两次外延生长，提前在掺杂埋层的界面上形成第一外延层，并通过第二次外延生长在半导体衬底上形成沉积厚度相等的第二外延层，从而精确地控制第二外延层的形貌，保证了第二外延层的均匀性，避免形成台阶，有效解决了因台阶高度影响后续工艺中曝光工艺窗口的问题。
- 晶圆切割道内连线结构-202110579437.5
- 朱雅莉;王亚平;费春潮;柏新星 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2021-05-26 - 2022-11-29 - H01L21/74
- 本申请技术方案提供一种晶圆切割道内连线结构，所述晶圆切割道包括非激光切割区和位于所述非激光切割区两侧的激光切割区，所述连线结构包括：顶层引线层，位于所述非激光切割区的主体部分；顶层导电层，位于所述激光切割区及所述顶层引线层两侧的非激光切割区；衬垫层，位于所述顶层引线层和所述顶层导电层上方的非激光切割区和激光切割区，其中所述顶层引线层与所述衬垫层直接连接，所述顶层导电层与所述衬垫层之间还包括第一钝化层。本申请技术方案的晶圆切割道内连线结构可以在不影响DED的发生概率和严重程度的情况下，显著提升WAT电性能。
- 其中具有埋置字线的集成电路装置-202210410580.6
- 朴台镇;金台勋;金圭镇;朴哲权;韩成熙;黄有商 - 三星电子株式会社
- 2022-04-19 - 2022-10-21 - H01L21/74
- 一种集成电路装置包括具有有源区域的衬底和衬底中的字线沟槽。字线沟槽包括具有第一宽度的下部、以及在下部与衬底的表面之间延伸并且具有大于第一宽度的第二宽度的上部。提供了在字线沟槽的底部中延伸并且与字线沟槽的底部相邻的字线。提供了在字线与字线沟槽的下部的侧壁之间延伸的栅极绝缘层。电绝缘栅极封盖层设置在字线沟槽的上部中。提供了在栅极封盖层与字线沟槽的上部的侧壁之间延伸的绝缘衬层。栅极绝缘层在绝缘衬层与栅极封盖层的在字线沟槽的上部内延伸的部分之间延伸。
- 埋层引出结构制作方法和结构-202210541775.4
- 许昭昭 - 华虹半导体（无锡）有限公司
- 2022-05-17 - 2022-09-20 - H01L21/74
- 本申请涉及半导体集成电路技术领域，具体涉及一种埋层引出结构制作方法和结构。方法包括：在衬底中形成第一导电类型埋层；在衬底上形成第一外延层；在第一外延层上，通过第一光罩，以第一能量进行第一导电类型杂质注入；在第一外延层上，通过第一光罩，以第二能量进行第一导电类型杂质注入，形成第一导电类型杂质注入区；第一能量高于第二能量；进行快速热退火过程；在第一外延层上形成第二外延层；进行热推阱工艺，形成位于第一外延层中的第一导电类型阱区A部和位于第二外延层中的第一导电类型阱区B部；在第二外延层上进行第一导电类型杂质注入形成第一导电类型引出区，第一导电类型引出区向下与第一导电类型阱区B部接触连接。
- 半导体结构及其制造方法-202210059505.X
- 吴咏捷;何彦忠;魏惠娴;游嘉榕;许秉诚;杨丰诚;林仲德 - 台湾积体电路制造股份有限公司
- 2022-01-19 - 2022-08-16 - H01L21/74
- 本公开实施例提供一种半导体结构及其制造方法，所述方法包括：在衬底之上形成第一导电图案，其中第一导电图案包括第一导电线和第二导电线。可在第一导电图案的第一导电线和第二导电线之上共形的形成阻障层。可在阻障层之上形成绝缘层。可将绝缘层图案化以在第一导电图案的导电线之间形成开口，可在开口中形成第二导电图案。第二导电图案可包括通过阻障层与第一导电图案物理分离的第三导电线。阻障层的存在降低了在第一导电图案和第二导电图案之间形成短路的风险。在这个意义上，第二导电图案可相对于第一导电图案自对准。
- 半导体装置及其制造方法-202210028508.7
- 林弘德;尤宏誌;刘家玮 - 台湾积体电路制造股份有限公司
- 2022-01-11 - 2022-07-22 - H01L21/74
- 一种半导体装置及其制造方法，在半导体的制造方法中，设置罩幕在半导体层或半导体基材上。蚀刻半导体层或半导体基材在通过罩幕勾画的区域内，以形成空腔。通过设置在半导体层或半导体基材上的罩幕，进行离子布植，加衬空腔，以形成围阻结构。通过设置在半导体层或半导体基材上的罩幕，以基底半导体材料填入围阻结构。在以基底半导体材料填入围阻结构之后，移除罩幕。至少一半导体元件是制作在沉积于围阻结构内的基底半导体材料之内及/或之上。
- 具有多层多晶半导体区域的块体半导体结构和方法-202110787534.3
- 西瓦·P·阿度苏米利;马克·D·莱维 - 格芯（美国）集成电路科技有限公司
- 2021-07-13 - 2022-02-22 - H01L21/74
- 本发明公开具有多层多晶半导体区域的块体半导体结构和方法，块体半导体结构包括具有多层多晶半导体区域的半导体基板，包括一或多个第一层部分(即埋置部分)和一或多个第二层部分(即非埋置部分)。各第一层部分可在半导体基板内顶面以下一段距离(即埋置)，可在单晶半导体区域和/或沟槽隔离区域下方对准，且可具有第一最大深度。各第二层部分可位于半导体基板的顶面内，可横向邻接沟槽隔离区域，且可具有小于第一最大深度的第二最大深度。还公开形成块体半导体结构的方法实施例，多层多晶半导体区域的第一层和第二层部分同时形成(如使用单模块)。
- 半导体器件的制备方法-201911190707.2
- 何丹丹 - 长鑫存储技术有限公司
- 2019-11-28 - 2021-05-28 - H01L21/74
- 本发明涉及一种半导体器件的制备方法，半导体器件的制备方法包括：提供一衬底和位于衬底表面的介质层，介质层具有开口，开口显露出衬底，显露的衬底的表面形成有第一氧化层；去除第一氧化层；于显露的衬底表面形成接触层，接触层的表面形成有第二氧化层；去除第二氧化层；于开口内填充互连材料层。上述半导体器件的制备方法，于显露的衬底表面形成接触层来降低接触电阻，而且去除显露的衬底表面生成的第一氧化层和接触层表面生成的第二氧化层，防止由于第一氧化层和第二氧化层存在导致接触电阻增大，避免出现断路，使得器件良率提升。
- 用于制造半导体本体的方法-201680011290.7
- 弗朗茨·埃伯哈德 - 欧司朗光电半导体有限公司
- 2016-02-10 - 2021-02-05 - H01L21/74
- 一种用于制造半导体本体的方法。提出一种用于制造半导体本体(1)的方法，所述半导体本体具有凹部(10)，所述凹部设有钝化层(8)，所述方法具有如下步骤：在半导体本体(1)上施加结构化的第一掩模层(5)和未结构化的第二掩模层(6)；在第二掩模层(6)中构成至少一个第二掩模开口(60)，并且在半导体本体(1)中构成至少一个凹部(10)，其中凹部(10)与第二掩模开口(60)从第一掩模开口(50)起观察形成侧凹部(13)；将钝化层(8)以未结构化的方式施加在第一掩模层(6)上和施加在凹部(10)的底面(12)和侧面(11)上；将钝化层(8)从第二掩模层(6)和凹部(10)的底面(12)移除，其中钝化层(8)保留在凹部(10)的侧面(11)上。
- 半导体器件及其制造方法-201510920864.X
- 仲纪者;吴智华 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2015-12-11 - 2020-05-08 - H01L21/74
- 一种半导体器件及其制造方法，所述制造方法包括：形成具有掺杂离子的衬底，包括器件区域和围绕器件区域的保护环区域；在保护环区域的衬底内形成与衬底的掺杂离子类型不同的深阱埋层；在深阱埋层上方的保护环区域衬底内形成环绕保护环区域的第一阱区以及环绕第一阱区的第二阱区，第一阱区和第二阱区均与深阱埋层相连并延伸至衬底表面，且掺杂离子类型与衬底不同；在衬底表面形成保护环结构。本发明通过形成深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底不同，因此构成的抗干扰护栏可以隔绝保护环区域的衬底，从而防止干扰信号通过保护环结构进入衬底内而影响其他器件的电学性能。
- 阱区的形成方法和半导体基底-201110144978.1
- 尹海洲;朱慧珑;骆志炯 - 中国科学院微电子研究所
- 2011-05-31 - 2017-05-24 - H01L21/74
- 一种半导体技术领域的阱区的形成方法和半导体基底，一种所述方法包括在半导体衬底上形成隔离区，以隔离有源区；选定至少一个所述有源区，在选定的所述有源区内形成第一阱区；以掩模覆盖选定的所述有源区，刻蚀剩余的所述有源区，以形成凹槽；外延生长半导体材料，以填充所述凹槽。另一种所述方法包括在半导体衬底内形成隔离区，以隔离有源区；在所述有源区内形成阱区；刻蚀所述有源区，以形成凹槽，所述凹槽的深度小于或等于所述阱区的深度；外延生长半导体材料，以填充所述凹槽。所述半导体基底，包括材料不同的半导体衬底和修正半导体区。本发明去除了穿过隔离结构进行横向扩散的掺杂离子，保证了半导体器件的阈值电压稳定。
- 一种掩埋层的制作方法-201310522638.7
- 潘光燃;石金成;高振杰;王焜;文燕 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2013-10-29 - 2015-04-29 - H01L21/74
- 本发明公开了一种掩埋层的制作方法，该方法包括：通过向衬底表面的第一区域注入五族元素形成N型掺杂区，以及通过向所述衬底表面的第二区域注入三族元素形成P型掺杂区；在所述衬底表面上制作外延层，使所述N型掺杂区和P型掺杂区成为N型掩埋层和P型掩埋层；进行高温扩散。解决了现有技术中存在的为了保证阱和掩埋层在外延层的内部发生连通，增加推阱工艺的时间，而导致阱掺杂的横向扩散量增大、阱的表面浓度变淡，间接导致MOS容易穿通的问题。
- 形成集成电路的方法-201210242444.7
- 解子颜;张铭庆;李俊鸿;林益安;陈德芳;陈昭成 - 台湾积体电路制造股份有限公司
- 2012-07-12 - 2013-04-24 - H01L21/74
- 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。
- 半导体基底-201190000055.2
- 尹海洲;朱慧珑;骆志炯 - 中国科学院微电子研究所
- 2011-07-26 - 2012-10-31 - H01L21/74
- 一种半导体基底，包括：半导体衬底，所述半导体衬底包括隔离结构，以隔离至少两个有源区；其特征在于，所述半导体基底还包括：修正半导体区，所述修正半导体区嵌于至少部分数目的所述有源区中，所述修正半导体区材料与所述半导体衬底材料不同，且所述修正半导体区的上表面至少与所述有源区的上表面齐平，所述修正半导体区的下表面高于所述隔离结构的下表面。本实用新型去除了穿过隔离结构进行横向扩散的掺杂离子，保证了半导体器件的阈值电压稳定。
- 半导体器件的埋层制造方法-201010578347.6
- 孟鸿林;王雷;郭晓波;苏波 - 上海华虹NEC电子有限公司
- 2010-12-08 - 2012-07-11 - H01L21/74
- 本发明公开了一种半导体器件的埋层制造方法，包括如下步骤：第1步，在硅片表面淀积一层氮氧化硅。所述硅片表面之上已经具有ONO层，ONO层两侧下方的硅片中已经各具有一个沟槽。第2步，采用干法刻蚀工艺去除部分氮氧化硅，仅保所述沟槽底部的氮氧化硅。第3步，在硅片表面旋涂一层负性光刻胶。第4步，采用光刻工艺对负性光刻胶进行全部曝光、显影后，硅片上形成了两个离子注入窗口。每个离子注入窗口就是底部具有氮氧化硅的沟槽。第5步，在所述两个离子注入窗口中进行离子注入，在沟槽的底部下方的硅片中形成埋层。本发明可以减少锗硅器件的面积，提高工艺集成度。
- 锗硅HBT的埋层形成方法-201010550588.X
- 王雷 - 上海华虹NEC电子有限公司
- 2010-11-19 - 2012-05-23 - H01L21/74
- 本发明公开了一种锗硅HBT的埋层形成方法，将光刻胶的曝光分为两次。第一次曝光聚焦于光刻胶接近表面的部分，形成主要图形。第二次曝光聚焦于光刻胶接近衬底的部分，对主要图形的底部进行附加曝光。从而使光刻胶底部形成的实际尺寸尽可能接近设计尺寸。
- 赝埋层及制造方法、深孔接触及三极管-201010275532.8
- 刘冬华;钱文生 - 上海华虹NEC电子有限公司
- 2010-09-08 - 2012-04-04 - H01L21/74
- 本发明公开了一种赝埋层的制造方法，包括如下步骤：在硅衬底上刻蚀形成有源区和浅沟槽；在浅沟槽底部表面进行磷离子注入形成磷杂质区；在所述浅沟槽底部表面进行砷离子注入形成砷杂质区；进行热退火。本发明还公开了一种赝埋层。本发明还公开一种深孔接触；本发明还公开一种三极管。本发明方法的赝埋层注入通过采用具有快速热扩散特性的磷注入和具有慢速热扩散特性的砷注入，能提高赝埋层表面的杂质浓度、能减少赝埋层的方块电阻、能使赝埋层和深孔接触形成良好的欧姆接触并减少接触电阻，还能提高三极管器件的频率特性和电流输出能力。
- 半导体器件和半导体埋层的制造方法-201010268643.6
- 吴孝嘉;罗泽煌;宋华 - 无锡华润上华半导体有限公司;无锡华润上华科技有限公司
- 2010-09-01 - 2012-03-21 - H01L21/74
- 本发明实施例公开了一种半导体器件和半导体埋层的制造方法，该方法包括：提供基底，所述基底包括第一氧化层；以具有第一埋层区图案的光刻胶层为掩膜，在所述基底表面内形成第一埋层区，所述第一埋层区与基底的其他区域具有不同的掺杂状态；在具有第一埋层区的基底表面上形成第二氧化层；以所述第二氧化层为掩膜在所述基底表面内采用自对准工艺形成第二埋层区。本发明公开的方法既降低了埋层工艺流程复杂度，减少了工艺成本，又降低了出现晶格缺陷的几率。
- N型射频LDMOS中多晶硅P型沉阱的制造方法-201010265249.7
- 钱文生;韩峰 - 上海华虹NEC电子有限公司
- 2010-08-26 - 2012-03-14 - H01L21/74
- 本发明公开了一种N型射频LDMOS中多晶硅P型沉阱的制造方法，包括步骤：在P型硅衬底上形成P型外延层并刻蚀出V型槽；在V型槽侧壁上形成第一氧化层；在硅衬底上淀积第一层多晶硅并进行P型杂质的离子注入；在第一层多晶硅上淀积第二层多晶硅并将V型槽完全填满；进行研磨使多晶硅表面平整化；在硅衬底上形成第二氧化层作为沉阱区域外的保护层；进行退火推进，将P型杂质推进整个V型槽的多晶硅中并形成多晶硅P型沉阱；形成N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。本发明方法能提高器件的击穿电压、缩小版图面积、提高器件密度、工艺参数可调性强、适用范围广。
- 绝缘体上硅器件及其制造方法-201110068757.0
- 迪斯尼·R·唐纳德 - 成都芯源系统有限公司
- 2011-03-18 - 2011-08-24 - H01L21/74
- 一种在半导体衬底上的绝缘层上方形成耗尽屏蔽埋层的方法，其中所述耗尽屏蔽埋层形成于第一半导体层中，所述第一半导体层形成于绝缘层上，所述绝缘层形成于半导体衬底上，包括：在所述绝缘层上形成具有第一导电类型的阱区域；及注入第二导电类型的掺杂剂形成具有第二导电类型的埋层，所述埋层位于所述阱区域和所述绝缘层之间。
- 一种抑制SOI浮体效应的MOS结构及其制作方法-201010102139.9
- 陈静;罗杰馨;伍青青;肖德元;王曦 - 中国科学院上海微系统与信息技术研究所
- 2010-01-28 - 2010-10-27 - H01L21/74
- 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。
- 一种集成电路衬底噪声的分布式抵消方法及电路-201010104730.8
- 梁国;刘晓鹏;郭清 - 浙江大学
- 2010-01-29 - 2010-08-04 - H01L21/74
- 本发明公开了一种集成电路衬底噪声的分布式抵消方法，对噪声进行分布式抵消的步骤包括先采集数字电路产生的噪声信号再将噪声信号输入反相运算放大器进行反相放大得到噪声抵消信号再将噪声抵消信号并行的注入到硅衬底上的至少三个噪声注入点，与噪声信号反相叠加，抵消传递到保护环内的噪声信号。本发明还公开了所述的分布式抵消方法的电路，包括设置在硅衬底上的噪声探测带和至少三个噪声注入点及反相运算放大器，其输入端与噪声探测带连接，反相运算放大器的输出端与噪声注入点连接。本发明可以更好的克服数模混合信号芯片中数字噪声对模拟电路的串扰而造成的模拟电路性能的下降，且设计灵活，结构简单，具有很高的工业应用价值。
- 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器-200780033963.X
- 马督儿·博德 - 万国半导体股份有限公司
- 2007-09-30 - 2009-08-26 - H01L21/74
- 一种用来抑制一瞬变电压的对称阻隔瞬态电压抑制器(TVS)电路，其包含有一具有电连接至两个晶体管的共用源极的基极的NPN晶体管，借此，不论正向或负向电压瞬变时，基极都将被连接至一低电位端。两个晶体管是两个本质相同的晶体管，以实现一本质对称双向压制瞬变电压。这两个晶体管还包含有具有内部电连接源极的第一与第二MOSFET晶体管。第一MOSFET晶体管还包含有一连接至高电位端的漏极与一连接至低电位端的栅极，而第二MOSFET晶体管还包含有一连接至低电位端的漏极与一连接至高电位端的栅极。
- 集成电路的形成方法-200710087827.0
- 杨忠恒;许义明;杨胜杰 - 台湾积体电路制造股份有限公司
- 2007-03-19 - 2008-04-02 - H01L21/74
- 为解决布局造成的阱区邻近效应等问题，本发明提供一种集成电路的形成方法，包括：提供半导体衬底；在上述衬底的上方形成杂质再注入阻挡层；在上述杂质再注入阻挡层上方形成掩模；图案化上述掩模以形成开口，其中从上述开口中暴露出一部分上述杂质再注入阻挡层；进行杂质注入步骤，导入杂质于上述开口下方的一部分上述半导体衬底中，以形成阱区；去除上述掩模；以及去除上述杂质再注入阻挡层。本发明具有降低并且明显抑制与布局相关的阱区邻近效应等优点。
- 制备具有掩埋掺杂区的半导体器件的方法-200680009580.4
- 吉勒·费鲁;泽格·巴尔迪 - NXP股份有限公司
- 2006-03-21 - 2008-03-19 - H01L21/74
- 一种不需要设置外延沉积层而提供掺杂半导体区(40)的方法，该半导体掺杂区掩埋在半导体衬底(10)表面下。所述方法包括在半导体衬底中形成第一和第二沟槽部分(26，28)，然后将掺杂剂(100)引入沟槽部分内，并将掺杂剂扩散进入半导体衬底中，以形成掺杂半导体区(40)，该掺杂半导体区从第一沟槽部分延伸至第二沟槽部分。在衬底中与掺杂沟槽相邻，设置例如由两个阻挡沟槽(16，18)形成的扩散阻挡，以便在掺杂半导体区上方维持未掺杂区(30)。有利地，通过改变掺杂沟槽和扩散阻挡的深度和尺寸/间隔、掺杂和扩散参数，可调整掩埋层的电性能。随后可使用多晶硅填充掺杂沟槽，以提供与掩埋掺杂区的电接触。
- 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法-200580035334.1
- 沃尔夫岗·劳舍尔 - 皇家飞利浦电子股份有限公司
- 2005-10-13 - 2007-09-19 - H01L21/74
- 一种在绝缘体上半导体(SOI)衬底(20)中形成接触柱(36)和周围隔离沟槽(28)的方法。所述方法包括：从衬底(20)的有源层(6)向绝缘层(4)刻蚀接触孔(26)和周围隔离沟槽(28)；对沟槽(28)进行掩模，然后进一步将接触孔(26)刻蚀到底部衬底层(2)；用未掺杂的本征多晶硅(34)填充沟槽(28)和接触孔(26)；然后关于填充接触孔(26)的多晶硅材料实行掺杂工艺，形成原位高掺杂接触柱(36)，而填充沟槽(28)的材料保持非导电。所述方法能够同时形成隔离沟槽和接触柱，从而避免器件制作工艺的不适当干扰。
- 在电接触的被掩埋材料上具有有源区的横向介电隔离的集成电路以及制造方法-200580009361.1
- 福尔克尔·杜德克 - ATMEL德国有限公司
- 2005-01-21 - 2007-03-21 - H01L21/74
- 说明了一种集成电路，具有由有源半导体材料构成的第一层(12)，该第一层沿着埋层(16)的一个第一面(14)延伸；并且具有沟槽结构(18，38)，这些沟槽结构将由有源半导体材料构成的所述层(12)切穿并且具有介电壁区域(42，44)，其中该介电壁区域(42，44)在横向上将由有源半导体材料构成的所述层(12)的部分区域(52，54，56)彼此电隔离，并且其中这些沟槽结构(18，38)还具有第一内部区域(46)，这些第一内部区域以导电材料而填满并且导电地接触所述埋层(16)。该集成电路的特点在于，这些沟槽结构(18，38)的第一壁区域(42)将所述埋层(16)完全切穿，并且所述沟槽结构(18，38)的第二壁区域(44)伸入到所述埋层(16)中，而没有将其完全切断。此外还说明了一种用于制造这种集成电路的方法。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
