[发明专利]存储器系统有效

专利信息
申请号: 201910972964.5 申请日: 2019-10-14
公开(公告)号: CN111488296B 公开(公告)日: 2023-08-01
发明(设计)人: 朴昶均 申请(专利权)人: 爱思开海力士有限公司
主分类号: G06F13/16 分类号: G06F13/16;G06F9/4401
代理公司: 北京市金杜律师事务所 11256 代理人: 崔卿虎
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种存储器系统,包括:存储器装置;存储器控制器,被配置为控制存储器装置;以及接口装置,被配置为执行用于在存储器装置与存储器控制器之间传输控制信号和数据的接口操作。接口装置响应于包括存储器控制器的闭锁激活信号的配置命令来激活针对接口操作的闭锁功能,并且在闭锁功能被激活时响应于存储器控制器的接口配置命令来执行接口配置操作。
搜索关键词: 存储器 系统
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910972964.5/,转载请声明来源钻瓜专利网。

同类专利
  • 兼容多类型存储介质的存储芯片-202311223634.9
  • 张于彬;吕少丽;庾清清;徐晨曦;龚斌 - 杭州智灵瞳人工智能有限公司
  • 2023-09-21 - 2023-10-27 - G06F13/16
  • 本发明提出了一种兼容多类型存储介质的存储芯片,包括:中央控制单元:是整个存储控制芯片的控制单元;通用接口:用以和外部主机进行数据交互;通用接口控制器:连接到中央控制单元和通用接口;缓冲器:连接到中央控制单元和通用接口;兼容多类型存储介质控制器:连接到中央控制单元、通用接口控制器、端口控制器;端口控制器:对多类型存储介质接口进行控制;多类型存储介质接口:包括两种或以上不同存储介质接口,存储介质接口连接到存储芯片。本发明采用共享接口的连接方式,节省端口数目,对访问的格式进行分类,能更好实现逻辑资源的共享,解决不同类型存储介质控制器资源冗余和接口数目多的问题,同时能够提高端口带宽使用率。
  • 一种DDR控制器中PHY电路的延时校准系统及方法-202311193566.6
  • 孙浩涛;王艳敏;贾弘翊;韦嶔;张红荣 - 西安智多晶微电子有限公司
  • 2023-09-15 - 2023-10-27 - G06F13/16
  • 本发明公开了一种DDR控制器中PHY电路的延时校准系统和方法,所述系统包括DDR控制器、PHY模块和DDR颗粒,其中,DDR控制器用于对DDR颗粒进行参数初始化,在每次到达预设的刷新时间时对DDR颗粒发出刷新命令,同时在每次到达预设的刷新时间时对PHY电路的路径延时值执行校准操作并在校准操作完成后更新路径延时值;PHY模块用于在DDR控制器的控制下对DDR颗粒进行数据读写操作并且保存当前的路径延时值和当前的校准状态;DDR颗粒用于利用校准的路径延时值执行数据读写操作,接收DDR控制器发出刷新命令并执行刷新操作。本发明的延时校准系统不需要用户参与,不影响DDR正常读写效率,实现了对PHY电路延迟的动态校准。
  • 分布式块存储低延迟控制方法、系统及设备-201911001096.2
  • 王刚 - 苏州元核云技术有限公司
  • 2019-10-21 - 2023-10-27 - G06F13/16
  • 本发明公开了分布式块存储低延迟控制方法、系统及设备,方法包括:获取用户设备驱动程序的应用编程接口,应用编程接口与用户设备之间发送和接收数据包,并形成数据描述符环且包括发送数据描述符环和接收数据描述符环;轮询逻辑核心通过应用编程接口轮询一个或多个用户设备端口的接收数据描述符环并通过接收数据描述符环发送数据包至处理逻辑核心;处理逻辑核心根据策略规则接收数据包并进行处理;通过应用编程接口将处理后的数据包在用户设备端口的发送数据描述符环上进行传输。通过采用轮询模式代替中断模式的技术手段,克服现有技术中存在由于中断导致IO延迟严重的技术问题,避免了中断带来的延时和开销,提高端口处理效率且降低端口的延迟。
  • 用于异构存储器系统的信令-202080090910.7
  • 詹姆斯·R·马格罗;凯达尔纳特·巴拉里斯南 - 超威半导体公司
  • 2020-12-10 - 2023-10-27 - G06F13/16
  • 一种存储器控制器通过异构存储器通道与非易失性存储类存储器(SCM)模块对接,并且包括用于接收存储器访问命令的命令队列。存储器接口队列耦合到命令队列以保存导出命令。非易失性命令队列耦合到命令队列以用于存储置于存储器接口队列中的非易失性读取命令。仲裁器从命令队列中选择条目,并将它们置于存储器接口队列中以在异构存储器通道上传输。控制电路耦合到异构存储器通道以用于从非易失性SCM模块接收就绪响应,所述就绪响应指示响应数据可用于非易失性读取命令,并且响应于接收到就绪响应,导致发送命令被置于存储器接口队列中以用于命令非易失性SCM模块发送响应数据。
  • 1553总线网络产品-201910445670.7
  • 马志涛;陈栋;章宇东;万宁;章敏 - 中国航空无线电电子研究所
  • 2019-05-27 - 2023-10-27 - G06F13/16
  • 本发明公开了一种1553总线网络产品,由FPGA实现,包含1553总线网络协议软件和1553总线网络协议逻辑IP核;1553总线网络协议逻辑IP核用于对1553总线数据进行解析,及协议处理,包含一个以上的RT模块、一个以上的BC模块和一个BM模块;RT模块向BM模块上传1553总线上的数据报,BC模块向BM模块上传1553总线上消息的错误状态,BM模块将RT模块和BC模块上传的数据传输给1553总线网络协议软件;1553总线网络协议软件用于进行数据传输和转发。本发明极大的降低了产品对硬件平台的依赖性,提高了产品的稳定性、可靠性、可复用性,显著降低产品的开发维护成本。
  • 用于访问共享资源的系统和方法-201910898338.6
  • 皮埃里克·拉穆尔;亚历山大·菲内 - 泰雷兹公司
  • 2019-09-23 - 2023-10-27 - G06F13/16
  • 本发明涉及一种用于访问属于硬件平台(2)的共享资源的系统,该硬件平台包括多个主处理单元(41...4n),各主处理单元(41...4n)能够在进程的执行期间利用共享资源(101...10m),各共享资源具有关联的最大带宽。对于至少一个共享资源(101),系统包括:所述主处理单元(41...4n)与所述共享资源(101)之间的数据转移的数量的计数器(201...20n)、和适于将转移的数量与和所述共享资源关联的带宽限制进行比较的比较器(241...24n),该带宽限制是所述最大带宽的一部分;以及定步单元(22),该定步单元适于在预定长度的时间段逝去之后重设各计数器。访问系统适于一旦与主处理单元关联的所述转移的数量达到所述带宽限制,则命令暂停所述主处理单元对所述共享资源的利用,并且一旦重设各计数器,则命令恢复利用。
  • 具有多路复用命令/地址总线的存储器装置-202310980976.9
  • W·A·兰德威 - 美光科技公司
  • 2018-05-25 - 2023-10-24 - G06F13/16
  • 本公开涉及具有多路复用命令/地址总线的存储器装置。一种存储器装置包含第一多个易失性存储器、非易失性存储器,及耦合到所述非易失性存储器且包含第一控制器输出端的控制器。所述存储器装置进一步包含:寄存时钟驱动器RCD,其包含第一RCD输出端;及第一多路复用器,其包含耦合到所述第一RCD输出端的第一多路复用器输入端、耦合到所述第一控制器输出端的第二多路复用器输入端,及耦合到所述第一多个易失性存储器的第一多路复用器输出端。所述第一多路复用器可经配置以将来自所述RCD及所述控制器中的一者的命令/地址信号提供到所述第一多个易失性存储器。
  • 存储器控制器和校准数据接收窗口的方法-202210350008.5
  • 陈世昌;张志伟;余俊錡 - 瑞昱半导体股份有限公司
  • 2022-04-02 - 2023-10-24 - G06F13/16
  • 一种用于校准数据接收窗口的方法,包括:(A)以不同的预定值设定参考电压的电平并采样数据信号,以取得预定值所分别对应的第一有效数据接收窗口;(B)根据预定值所对应的第一有效数据接收窗口建立第一眼图;(C)以预定值结合第一偏移量重新设定参考电压的电平并采样数据信号,以取得预定值所分别对应的第二有效数据接收窗口;(D)根据预定值所对应的第二有效数据接收窗口选择性更新第一眼图。当预定值所对应的第二有效数据接收窗口的宽度大于第一有效数据接收窗口的宽度时,以第二有效数据接收窗口取代第一眼图中的第一有效数据接收窗口。
  • 一种基于PCIE接口的多源请求分级保序方法-202210362668.5
  • 王梦嘉;牛记;孙东伟;田亚慧;张酏博;李晓帅 - 太初(无锡)电子科技有限公司
  • 2022-04-07 - 2023-10-24 - G06F13/16
  • 本发明提供一种基于PCIE接口的多源请求分级保序方法,数据指令携带指令主体、通道号、配置、读/写标志,还选择性携带RO标志,RO标志是PCIE规范定义的标志,PCIE接口依据读/写标志将数据指令区分为读请求、写请求、读响应、写响应;PCIE接口依据读/写标志及RO标志对数据指令分级处理。对携带RO标志的数据指令,进行三级保序处理;对无RO标志的数据指令中的写请求、写响应,进行二级保序处理;对无RO标志的数据指令中的读请求、读响应,进行一级保序处理。本发明的基于PCIE接口的请求及响应方法,对多源请求进行分级保序,提升PCIE接口的响应速度。
  • 读写操作执行方法和SoC芯片-202180093103.5
  • 夏晶;信恒超;黎卓南;袁思睿 - 华为技术有限公司
  • 2021-03-31 - 2023-10-24 - G06F13/16
  • 本申请公开了一种读写操作执行方法和SoC芯片,用于实现遵守RO约束的节点执行读写操作的执行结果全局可见的顺序符合遵守SO约束的节点的要求。读写操作执行方法包括:第一节点从第二节点接收第一消息和第二消息;第一消息用于请求对第三节点管理的第一地址进行读写操作;第二消息用于请求对第三节点管理的第二地址进行读写操作;第二节点的读写操作的执行顺序约束比第三节点的读写操作的执行顺序约束严格;第一节点从第三节点获取第一地址的操作权限和第二地址的操作权限;第一节点对第一地址和第二地址进行读写操作。
  • 数据通信装置和数据通信模块-202110322912.0
  • 中牟田和周;新富雄二;松村哲;松村俊树;松山觉 - 株式会社村田制作所
  • 2021-03-25 - 2023-10-20 - G06F13/16
  • 提供一种数据通信装置和数据通信模块,在能够进行设备的小型化的同时能够进行提高了便利性的数据的读出。数据通信装置(10)具备:固定值存储部(101),存储固定值;接收数据存储部(102),存储通过总线(111)输入的接收数据;输出数据存储部(103),存储输出数据;比较判定部(104),输出表示固定值和接收数据的值的比较判定结果的比较判定结果信号;数据输出部(105),具有将输出数据输出到总线(111)的第1状态和不将输出数据输出到总线(111)的第2状态;指令解释部(108),基于指令而输出数据输出控制信号;输出控制部(106),基于比较判定结果信号和数据输出控制信号而输出用于将数据输出部(105)控制为第1状态或第2状态的控制信号。
  • 存储装置、方法、电子设备和存储介质-202210547370.1
  • 栾昊;黄畅;姚宇;董萱 - 地平线(上海)人工智能技术有限公司
  • 2022-05-11 - 2023-10-20 - G06F13/16
  • 本公开实施例公开了一种存储装置、方法、电子设备和存储介质,其中,装置包括:第一拆分逻辑模块,用于根据第一访问命令的访问地址,将第一访问命令拆分为至少两个第二访问命令;至少两个存储阵列模块,至少两个存储阵列模块中的每一存储阵列模块用于根据第一拆分逻辑模块的至少两个第二访问命令中的一个第二访问命令执行对应的访问操作。本公开实施例通过第一拆分逻辑模块将较长猝发的第一访问命令拆分为更小粒度的第二访问命令,并行访问至少两个存储阵列模块,从而使得至少两个存储阵列模块能够并行响应,有效降低较长猝发的第一访问命令的响应时间,从而在多主机并发访问时,可有效降低各主机访问的访问时间,从而提高访问效率。
  • 对存储媒体的同步存储器总线存取-201980011746.3
  • P·斯通莱克;B·T·西尔伯曼;F·F·罗斯 - 美光科技公司
  • 2019-01-23 - 2023-10-20 - G06F13/16
  • 本发明涉及一种计算系统,其具有包含第一存储器及第二存储器的存储器组件,其中所述第一存储器可用于主机系统以在第一多个窗口中的一或多者期间经由存储器总线进行读取及写入存取。所述计算系统进一步包含处理装置,所述处理装置与所述存储器组件可操作地耦合以:从所述主机系统的驱动程序接收关于存储于所述第二存储器中的数据页的请求;响应于所述请求而将所述页从所述第二存储器传送到缓冲器;及将所述页从所述缓冲器写入到所述第一存储器,其中在对应于所述存储器总线的刷新时序的第二多个窗口中的至少一者期间将所述页写入到所述第一存储器,且在所述主机系统处控制所述刷新时序。
  • 一种处理器、数据处理方法和装置-202111566629.9
  • 郭向飞;陈玉平 - 北京奕斯伟计算技术股份有限公司
  • 2021-12-20 - 2023-10-20 - G06F13/16
  • 本申请实施例提供了一种处理器、数据处理方法和装置。该处理器包括:数据请求模块以及数据响应模块;其中,数据响应模块,其配置为在发生数据访问冲突事件的情况下,确定数据访问冲突事件的冲突类型,并向数据请求模块发送冲突类型;数据请求模块,其配置为根据冲突类型,确定与冲突类型对应的延迟时间;并根据延迟时间,重发数据访问冲突事件对应的数据请求。本申请实施例中延迟时间与冲突类型相关联,可以保障基于延迟时间重发的数据请求被及时处理,减少了数据访问冲突对指令流中后续数据请求的影响,提升了CPU的IPC性能。
  • USB传输系统、USB装置与支持USB传输的主机-201811004736.0
  • 朱世强;林嘉宏;黄振庭;翁而咨 - 瑞昱半导体股份有限公司
  • 2018-08-30 - 2023-10-20 - G06F13/16
  • 本发明公开了USB传输系统、USB装置与支持USB传输的主机。该通用串行总线(USB)传输系统能够于装置端对传输数据做分类,以便于主机端利用该传输数据。该USB传输系统的实施例包含USB装置与主机。该USB装置依据输入包的头部,分析该输入包的类型,再依据该输入包的类型,用多个识别码的其中之一标示该输入包,从而输出该输入包至该主机。该主机配置系统存储器的多个数据储存空间分别关联该多个识别码,并于接收该输入包后,依据该输入包所携带的第一识别码,将该输入包储存于该第一识别码所关联的第一数据储存空间,其中该第一识别码是该多个识别码的其中之一,该第一数据储存空间是该多个数据储存空间的其中之一。
  • 缓冲存储装置、处理器及电子设备-202011626198.6
  • 贾琳黎;姚涛;林江 - 海光信息技术股份有限公司
  • 2020-12-31 - 2023-10-20 - G06F13/16
  • 本申请涉及一种缓冲存储装置、处理器及电子设备。缓冲存储装置中第一级替换模块在目标缓存组包括的N个缓存单元中存在满足目标服务质量要求,且无效的缓存单元时,从满足目标服务质量要求且无效的缓存单元中选取出一条目标缓存单元,第二级替换模块在目标缓存组包括的N个缓存单元中不存在满足目标服务质量要求,且无效的缓存单元时,从目标缓存组包括的N个缓存单元中,随机选取出一条中间待选缓存单元,并在中间待选缓存单元满足目标服务质量要求时,将中间待选缓存单元作为目标缓存单元,第三级替换模块在中间待选缓存单元不满足目标服务质量要求时,重新选取目标缓存单元。本申请实施例提供的缓冲存储装置能够提高缓冲存储装置的命中率。
  • 现场可编程门阵列电路-202320180643.3
  • 鲁通 - 苏州时代新安能源科技有限公司
  • 2023-02-10 - 2023-10-20 - G06F13/16
  • 本申请公开现场可编程门阵列电路,包括:控制器、FPGA芯片、存储芯片以及切换器;存储芯片用于存储控制程序;切换器连接至控制器、FPGA芯片和存储芯片,其中,FPGA芯片通过切换器连接至存储芯片;其中,在控制程序下载或更新阶段,控制器控制切换器将存储芯片连接至控制器以下载或更新控制程序;在默认阶段,控制器控制切换器将存储芯片连接至FPGA芯片以使FPGA芯片自动加载控制程序进行运行。上述方案,通过在FPGA芯片外设存储芯片,通过切换器切换存储芯片与FPGA芯片和控制器之间的连接关系,且FPGA芯片与存储芯片不直接连接,因此,存储芯片在进行程序下载或更新时不受FPGA芯片上管脚电平的影响,从而能够提高程序下载或更新的成功率。
  • 用于管理多种类型的存储器的控制器-202280014998.3
  • E·孔法洛涅里;D·巴卢智;P·阿马托;D·卡拉乔;M·斯福尔津 - 美光科技公司
  • 2022-02-16 - 2023-10-17 - G06F13/16
  • 描述与用于管理多种类型的存储器的控制器相关的系统、设备及方法。一种控制器包含前端部分、中央控制器部分、后端部分,且管理单元能够管理根据第一组时序特性操作的第一类型的存储器装置及根据第二组时序特性操作的第二类型的存储器装置。所述中央控制器部分经配置以引起存储器操作的执行且包括:高速缓存存储器,其用以缓冲所述存储器操作的数据相关联执行;安全性组件,其经配置以在将数据存储在所述第一类型的存储器装置或所述第二类型的存储器装置中之前对所述数据进行加密;及错误校正码(ECC)电路系统,其用以对所述数据进行ECC编码及ECC解码。
  • 管理在处理器寄存器堆中任意定义的旋转寄存器组的系统-202310318068.3
  • B·杜邦德丁辰 - 卡尔雷公司
  • 2023-03-29 - 2023-10-17 - G06F13/16
  • 本发明涉及一种处理器核心,其包括:N位系统存储器接口;寄存器堆,其包括多个容量小于N位的通用寄存器($r);N位向量寄存器($a)组;在其指令集中,寄存器操作指令(VLOAD,VALIGN)可用以下参数执行:a)定义向量寄存器组中由多个连续的向量寄存器形成的缓冲区的值(BUF),以及b)对第一通用寄存器($rV)的引用,第一通用寄存器包含标识缓冲区内的向量寄存器($a(B+idx))的索引(idx);以及执行单元(10、20),其被配置为在执行寄存器操作指令时,在一个周期中读取或写入由定义缓冲区的值和被包含在第一通用寄存器($rV)中的索引标识的向量寄存器中的N位。
  • 一种AXI协议下的存储模块转换接口及其转换方法-202311159412.5
  • 杨明杰;黄宇浩;何颖;姚意盛 - 芯动微电子科技(珠海)有限公司
  • 2023-09-11 - 2023-10-17 - G06F13/16
  • 本发明公开了一种AXI协议下的存储模块转换接口及其转换方法。存储模块转换接口包括控制模块;控制模块用于:在存储模块转换接口在空闲状态下,在检测到主机发出有效的写请求时,记录写传输属性;为每个写数据分配一个位使能信号;根据写传输属性,获取写数据在存储模块中的对应地址;以及控制写数据对应的位使能信号,将写数据分别写入至存储模块的对应地址;其中,位使能信号和写入存储模块的地址与写数据一一对应。本发明能够完成从AXI协议访问到存储模块接口访问的转换过程,支持挂载单端口存储器,对仿真时间、综合时间、资源开销和功耗都非常友好。
  • 用于确定接口连接状态的技术-202310325603.8
  • 梅丽莎·I·乌里贝 - 美光科技公司
  • 2023-03-29 - 2023-10-17 - G06F13/16
  • 本申请涉及用于确定接口连接状态的技术。系统可包含主机装置和存储器装置之间的接口。所述主机装置可在所述接口的第一组传输线上向所述存储器装置传输呈某一模式的第一数据。所述主机装置还可在所述接口的第二组传输线上向所述存储器装置传输呈所述模式的第二数据。所述存储器装置可比较所述第一数据和所述第二数据,并且基于所述比较,向所述主机装置发送所述接口的连接状态的指示。
  • 接口设备及其操作方法-202211438799.3
  • 全勇泰;卢基哲 - 爱思开海力士有限公司
  • 2022-11-17 - 2023-10-17 - G06F13/16
  • 本文所提供的可以是一种接口设备和操作接口设备的方法。接口设备可以包括第一端口、第二端口和功能部管理器,第一端口被配置为使能与主机的通信,第二端口被配置为使能与主机的通信,功能部管理器包括能够选择性地分配给第一端口和第二端口中的至少一个端口的多个可变功能部。
  • 卷积神经网络加速器的数据回写系统-202011527851.3
  • 王天一;边立剑 - 上海安路信息科技股份有限公司
  • 2020-12-22 - 2023-10-17 - G06F13/16
  • 本发明提供了一种卷积神经网络加速器的数据回写系统,包括输入缓存模块、N级写回节点和写回控制模块,所述输入缓存模块用于与计算单元连接,以接收数据,最上一级所述写回节点与所述输入缓存模块连接,一个下一级所述写回节点至少与两个上一级所述写回节点连接,N为大于1的自然数,所述写回控制模块与最下一级所述写回节点连接,以从最下一级所述写回节点接收数据并传输给总线。所述卷积神经网络加速器的数据回写系统中,包括N级写回节点,最上一级所述写回节点与所述输入缓存模块连接,一个下一级所述写回节点至少与两个上一级所述写回节点连接,N为大于1的自然数,树状结构将写回节点分级,从而能够提高数据回写的传输效率。
  • 半导体装置和总线发生器-201811590815.4
  • 山中翔;平木俊行;本田信彦 - 瑞萨电子株式会社
  • 2018-12-21 - 2023-10-17 - G06F13/16
  • 本申请的各实施例涉及半导体装置和总线发生器。每个主设备向存储器发出包括读请求和写请求的访问请求。高速缓存高速缓存由主设备发出的写请求。中央总线控制系统执行针对由每个主设备发出的读请求和由高速缓存输出的写请求的访问控制。中央总线控制系统执行针对由每个主设备发出的写请求的访问控制。中央总线控制系统根据存储器控制器的缓冲器的空闲情况来执行访问控制。中央总线控制系统根据高速缓存的空闲情况来执行访问控制。
  • 存储器系统及其操作方法-201811361350.5
  • 朴振 - 爱思开海力士有限公司
  • 2018-11-15 - 2023-10-13 - G06F13/16
  • 本发明公开一种存储器系统,包括:第一存储器,包括至少一个第一编码区;第二存储器,包括至少一个第二编码区;以及控制单元,被配置为通过执行加载到第一编码区的第一编码来执行第一操作,并且通过执行加载到第二编码区的第二编码来执行第二操作。控制单元基于交换条件对第一编码和第二编码执行交换操作。
  • 一种槽位识别方法、装置及电子设备-202310661797.9
  • 陈凯杰 - 杭州宏杉科技股份有限公司
  • 2023-06-05 - 2023-10-10 - G06F13/16
  • 本申请提供一种槽位识别方法、装置及电子设备。在本实施例中,在判断控制器所在槽位的过程中,不仅考虑到了控制器的目标输入端的电平值的大小,还以上一次所识别到的控制器的所在槽位作为参考来识别控制器当前所在槽位,以及其他控制器的目标输入端的电平值大小与其他控制器上一次所识别到的槽位,在不增加成本的情况下,避免了由于控制器的目标输入端与槽位中的目标引脚虚接或控制器插入背板的速度过快所导致的槽位识别错误的问题,并且,在两个控制器的位置发生交换时,也能够准确识别出位置交换后的控制器的所在槽位,提高了槽位识别的准确度。
  • 一种基于分离内存资源的数据库加速方法-202310587287.1
  • 王帅;李明;姜凯;赵鑫鑫 - 山东浪潮科学研究院有限公司
  • 2023-05-22 - 2023-10-10 - G06F13/16
  • 本发明涉及数据库异构加速技术领域,具体为一种基于分离内存资源的数据库加速方法,包括以下步骤:对于数据过滤可单次流水执行完成的加速操作;对于数据排序存储和读写带宽都要求高的加速操作;对于数据连接读写带宽要求高、存储要求低的加速操作;对于其他读写带宽要求低、存储要求高的加速操作;有益效果为:本发明提出的基于分离内存资源的数据库加速方法,通过主机解析器对当前查询操作的子操作进行解析,调用不同的加速算子,根据加速算子的执行特点,将加速算子分为高带宽计算型和高存储计算型两种算子;通过将高带宽计算型算子的数据存储到片上HBM2内存中,充分利用加速算子的计算逻辑,消除读写带宽对加速算子的限制。
  • 一种数字处理SMBus通讯系统及方法-202310811954.X
  • 许晓亮 - 成都电科星拓科技有限公司
  • 2023-07-04 - 2023-10-10 - G06F13/16
  • 本发明提供了一种数字处理SMBus通讯系统,包括通过双向SMBclk接口、SMBdat接口连接的主机与从机;在输入信号时,SMBdat接口依次连接第一同步模块、第一滤波模块以及输入延迟模块,SMBdat输入信号经过同步、滤波以及延迟处理后输入到SMBus从机的控制模块中;SMBclk接口依次连接第二同步模块以及第二滤波模块,SMBclk输入信号进行同步、滤波处理后输入到从机的控制模块中;在输出信号时,从机的SMBdat接口输出信号经过输出延迟模块完成延迟后输入到主机。本发明能够过滤总线输入信号的毛刺、延迟输入信号,可以有效避免,避免SMBus从机误判出开始或者停止信息。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top