[发明专利]微发光二极管显示基板、装置及制备方法有效

专利信息
申请号: 201910917998.4 申请日: 2019-09-26
公开(公告)号: CN110634839B 公开(公告)日: 2021-11-26
发明(设计)人: 张立震 申请(专利权)人: 京东方科技集团股份有限公司
主分类号: H01L23/538 分类号: H01L23/538;H01L25/16;H01L27/15;H01L21/768;H01L21/60
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 李迎亚;陈源
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种微发光二极管显示基板、装置及制备方法,属于显示技术领域。本发明的一种微发光二极管显示基板,包括:第一基底、位于第一基底上的多个微发光二极管;微发光二极管包括第一电极和第二电极;微发光二极管显示基板还包括:公共电极层,设置在第一电极和第二电极所在层背离第一基底的一侧;其中,公共电极层与各个微发光二极管的第二电极连接,且与第一电极断开设置;层间绝缘层,设置在公共电极层背离第一基底的一侧,且在层间绝缘层与微发光二极管的第一电极对应的位置设置有过孔;第一连接电极,设置在层间绝缘层背离第一基底的一侧,且与过孔一一对应设置,并通过与之对应的过孔与第一电极连接。
搜索关键词: 发光二极管 显示 装置 制备 方法
【主权项】:
1.一种微发光二极管显示基板,包括:第一基底、位于所述第一基底上的多个微发光二极管;所述微发光二极管包括第一电极和第二电极;其特征在于,所述微发光二极管显示基板还包括:/n公共电极层,设置在所述第一电极和所述第二电极所在层背离所述第一基底的一侧;其中,所述公共电极层与各个所述微发光二极管的所述第二电极连接,且与所述第一电极断开设置;/n层间绝缘层,设置在所述公共电极层背离所述第一基底的一侧,且在所述层间绝缘层与所述微发光二极管的所述第一电极对应的位置设置有过孔;/n第一连接电极,设置在所述层间绝缘层背离所述第一基底的一侧,且与所述过孔一一对应设置,并通过与之对应的所述过孔与所述第一电极连接。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910917998.4/,转载请声明来源钻瓜专利网。

同类专利
  • 集成电路器件及其形成方法-202310457061.X
  • 崔宰铭;李长根;徐康一;洪元赫 - 三星电子株式会社
  • 2023-04-24 - 2023-10-27 - H01L23/538
  • 提供了集成电路器件及其形成方法。一种集成电路器件包括第一绝缘层和在第一绝缘层中的金属通路。集成电路器件包括在第一绝缘层上的第二绝缘层。集成电路器件包括在第二绝缘层的侧壁之间且在金属通路上的导电材料。此外,集成电路器件包括在导电材料和/或第二绝缘层上的金属线。还提供了形成集成电路器件的相关方法。
  • 一种芯片封装结构及方法-202311221287.6
  • 张梦彤;秦顺金;周容德;刘苏毅 - 江苏展芯半导体技术有限公司
  • 2023-09-21 - 2023-10-27 - H01L23/538
  • 本发明公开了一种芯片封装结构及方法,属于芯片封装技术领域,包括第一封装体、第二封装体与多个焊球,所述第一封装体与所述第二封装体通过多个焊球连接;所述第一封装体包括至少一个表面贴装器件和至少一个裸芯片,至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接;所述第二封装体包括至少一个表面贴装器件和至少一个裸芯片,至少一个表面贴装器件和至少一个裸芯片通过再布线层和通孔连接。本发明一种芯片封装结构及方法,有利于在封装体内集成更多器件,缩小最终产品的外形尺寸,提高集成度。
  • 半导体封装装置-202320153957.4
  • 吕文隆 - 日月光半导体制造股份有限公司
  • 2023-01-29 - 2023-10-27 - H01L23/538
  • 本申请提出了一种半导体封装装置,包括:主动面相向设置的第一芯片与第二芯片,以及设置于所述第一芯片与所述第二芯片之间的重布线层,所述重布线层中包括堆叠通孔,所述堆叠通孔电性连接所述第一芯片与所述第二芯片。本申请取得的有益效果包括:第一方面,移除了第一芯片和第二芯片之间的间隙,解决了应力导致线路裂纹的问题;第二方面,第一芯片和第二芯片透过堆叠通孔直上直下传递信号,可以缩短电信号路径,提高电性能;第三方面,还可以借由堆叠通孔在堆叠过程中的偏移拉开焊料凸块的间距,以此避免焊料桥接的风险。
  • 半导体封装装置-202320147933.8
  • 吕文隆 - 日月光半导体制造股份有限公司
  • 2023-02-01 - 2023-10-27 - H01L23/538
  • 本申请提出了一种半导体封装装置,包括:底层重布线层;第一芯片,其主动面设置有第一重布线层,且以主动面朝上设置在所述底层重布线层上;第二芯片,其主动面设置有第二重布线层,且以主动面朝上设置在所述底层重布线层上;所述第一芯片和所述第二芯片分别通过打线电性连接所述底层重布线层。本申请通过在第一芯片的主动面和第二芯片的主动面上分别设置彼此独立的第一重布线层和第二重布线层,以此,重布线层的范围仅限于各个芯片表面区域内,可以避免重布线层因CTE不匹配的应力累积于芯片之间的间隙,借此消除连续、大面积的重布线层的应力累积,有助于改善重布线层的翘曲及其延伸的线路裂纹、焊料变形裂纹等问题。
  • 半导体封装装置-202320391869.8
  • 吕文隆 - 日月光半导体制造股份有限公司
  • 2023-03-06 - 2023-10-27 - H01L23/538
  • 本申请提出了一种半导体封装装置,包括:导线结构,具有第一表面以及与所述第一表面相对的第二表面;多个第一焊垫,设置在所述第一表面上;多个第二焊垫,设置在所述第二表面上;第一电子元件,电连接于所述第一焊垫;第二电子元件,电连接于所述第二焊垫;沟槽,形成于所述导线结构,并由所述第一表面延伸至所述第二表面;多条迹线,延伸于所述沟槽的内侧,所述迹线分别电连接所述第一焊垫与所述第二焊垫。本申请通过在导线结构上设置沟槽,利用沟槽内侧的迹线来电连接导线结构两侧的电子元件,由于迹线的线宽和线距可以达到精细线路的等级要求,以此可以减少占用布线空间,减少制程,降低成本。
  • 一种基于TMV穿塑孔技术的多层层叠封装结构及其制作方法-202310820670.7
  • 徐伟毅;刘卫东 - 华天科技(南京)有限公司
  • 2023-07-06 - 2023-10-24 - H01L23/538
  • 本发明提供一种基于TMV穿塑孔技术的多层层叠封装结构及其制作方法,该层叠封装结构包括下层器件、上层器件、锡球,下层器件的封装体上设有多个呈阶梯状的阶梯孔,锡球植入阶梯孔内,所述上层器件通过锡球与下层器件组成多层的层叠封装结构。制作方法为:S1、制备下层器件、上层器件;S2、采用激光打印设备加工阶梯孔;S3、植入锡球;S4、采用表面贴装工艺对上层器件贴装,使上层器件与下层器件焊接牢固,形成多层层叠封装结构。本发明从单层器件平铺实现多器件堆叠,使得电路板单位面积下继承度更高,具有集成度高、设计周期短、开发成本低等特点;且可以使用普通塑封模具完成封装结构,节约成本,并解决了锡球凹陷导致焊接不良的问题。
  • 半导体器件及其形成方法-202310797613.1
  • 李旭峯;曾于平;黄立贤;庄曜群;卢胤龙 - 台湾积体电路制造股份有限公司
  • 2023-06-30 - 2023-10-24 - H01L23/538
  • 一种形成半导体器件的方法包括在第一器件管芯的第一衬底上沉积第一介电层,蚀刻第一介电层以形成沟槽,在沟槽中和第一介电层的顶表面上沉积金属材料,以及执行化学机械抛光(CMP)工艺,以从第一介电层的顶表面去除金属材料的部分来形成第一金属焊盘。在CMP工艺的执行之后,该方法选择性地蚀刻第一金属焊盘,以在第一金属焊盘的边缘部分处形成凹槽,在第二器件管芯的第二衬底上沉积第二介电层,在第二介电层中形成第二金属焊盘,以及将第二器件管芯接合至第一器件管芯。第二介电层接合至第一介电层,并且第二金属焊盘接合至第一金属焊盘。本发明的实施例还提供了半导体器件。
  • 用于RF应用的集成中介层-202310237589.6
  • 希·刘;李立腾;威廉姆·斯诺德格拉斯 - 安华高科技股份有限公司
  • 2023-03-13 - 2023-10-24 - H01L23/538
  • 本公开涉及一种用于RF应用的集成中介层。所述中介层包含顶层,其包含集成到所述顶层中的无源装置阵列。数个所述无源装置能够通过安置于所述顶层上方的迹线连接到垫。所述无源装置的所述数目能够经选择以实现所述阵列所期望的性质,例如所期望电阻、电感或电容。所述中介层能够因此提供基于所述迹线的布置来快速调谐耦合到所述中介层的所述垫的裸片的能力。
  • 半导体结构及其形成方法-202210367737.1
  • 王晓娟;张浩;许增升;段超 - 中芯国际集成电路制造(天津)有限公司;中芯国际集成电路制造(上海)有限公司
  • 2022-04-08 - 2023-10-24 - H01L23/538
  • 一种半导体结构及其形成方法,方法包括:提供基底,所述基底的顶部形成有导电层,所述导电层的顶部形成有层间介电层,所述层间介电层中形成有贯穿所述层间介电层的开口,所述开口露出所述导电层的顶面;在所述开口的底部和侧壁形成保护层;形成所述保护层之后,在所述开口的剩余空间中形成互连插塞;形成所述互连插塞之后,对所述层间介电层、保护层和互连插塞进行平坦化处理。所述保护层能够降低研磨液沿着所述互连插塞与层间介电层的交界面渗透进所述导电层的概率,相应的,也就降低了对所述导电层造成损伤的概率,从而提高了所述半导体结构的性能。
  • 具有集成功率转换器模块的集成电路基板设计及其制造方法-202210320197.1
  • 贾震;杨秀庄;郭景;崔瑀琦 - 辉达公司
  • 2022-03-29 - 2023-10-24 - H01L23/538
  • 公开了具有集成功率转换器模块的集成电路基板设计及其制造方法。一种集成电路封装,包括:管芯基板,其具有第一和第二管芯表面;在所述管芯基板中的管芯高电压输入功率连接,用于接收高电压输入功率并且将所述高电压输入功率传输至所述第一管芯表面上的高电压功率迹线;在所述第一管芯表面上的功率转换器模块,其电连接至所述高电压功率迹线,以将高电压输入功率转换为低电压输出功率;位于所述第一管芯表面上的低电压功率迹线,其电连接至所述功率转换器模块,以将所述低电压输出功率输送到所述第一管芯表面上的电路管芯。还公开了制造集成电路封装的方法和具有包括所述封装的一个或更多个电路的计算机。
  • 半导体元件-202211604330.2
  • 黄则尧 - 南亚科技股份有限公司
  • 2022-12-13 - 2023-10-20 - H01L23/538
  • 本申请公开一种具有衬层结构的半导体元件。该半导体元件包含:一基板;一第一介电层,位于该基板上;一第一导电层,位于该第一介电层内;一中间膜,位于该第一导电层上且包含一U形剖面轮廓;以及一填充层,位于该中间膜上,其中该中间膜包含碳化硅。
  • 一种超导硅通孔转接板及其制备方法-202310941238.3
  • 徐高卫;黄阳;李坤;肖克来提;谢晓明 - 中国科学院上海微系统与信息技术研究所
  • 2023-07-28 - 2023-10-20 - H01L23/538
  • 本发明提供一种超导硅通孔转接板及其制备方法,所述超导硅通孔转接板包括:上凹槽、下凹槽、凹槽埋层及超导金属柱;其中,所述上凹槽及所述下凹槽分别对应设置在所述基板的上表面及下表面,且所述通孔贯穿所述上凹槽及所述下凹槽;所述凹槽埋层形成在所述上凹槽的内壁表面及所述下凹槽的内壁表面;所述超导金属柱填充设置在所述上凹槽、所述下凹槽及所述通孔内。本发明提供的超导硅通孔转接板及其制备方法能够解决现有超导硅通孔转接板中的超导金属柱因冷缩松动无法实现电连接功能的问题。
  • 基于HTCC的陶瓷互联装置-202310845665.1
  • 杜帅;蔡克仑;任朝炜;曾欣 - 石家庄烽瓷电子技术有限公司
  • 2023-07-11 - 2023-10-20 - H01L23/538
  • 本发明公开了一种基于HTCC的陶瓷互联装置,涉及射频封装技术领域。所述互联装置包括基于HTCC的信号输入模块、软基板模块、PIN针传输模块以及信号输出模块,所述信号输入模块通过所述软基板模块与所述PIN针传输模块连接,所述PIN针传输模块与所述信号输出模块连接,信号经所述信号输入模块输入,并经依次所述软基板模块以及PIN针传输模块传输后经所述信号输出模块输出。所述互联装置具有稳定性强,使用方便,散热效果好等优点。
  • 封装结构及其制备方法-202310997316.1
  • 王金丽;张树金;许嗣拓;周强 - 江苏卓胜微电子股份有限公司
  • 2023-08-09 - 2023-10-20 - H01L23/538
  • 本发明涉及一种封装结构及其制备方法,封装结构包括:布线结构层,包括第一表面和与第一表面相对的第二表面,布线结构层包括布线层和隔离介质层,布线层位于隔离介质层内;芯片结构,包括第一芯片与第二芯片,第一芯片贴装于第一表面上,第一芯片与布线层连接;第二芯片贴装于第二表面上,第二芯片与布线层连接;封装层,覆盖隔离层、芯片结构和布线结构层,封装层包括第一封装层与第二封装层,第一封装层覆盖第一芯片与第一表面,第二封装层覆盖第二芯片与第二表面。
  • 半导体器件-202211691341.9
  • 徐艺正;金爀 - 三星电子株式会社
  • 2022-12-27 - 2023-10-17 - H01L23/538
  • 一种半导体器件包括:延伸结构,所述延伸结构包括堆叠在衬底上并且在第一水平方向上延伸的第一水平导电线延伸部、第一层间绝缘层、第二水平导电线延伸部和第二层间绝缘层;第一接触,所述第一接触被构造为穿过所述第二层间绝缘层、所述第二水平导电线延伸部和所述第一层间绝缘层并且接触所述第一水平导电线延伸部;第二接触,所述第二接触被构造为穿过所述第二层间绝缘层并且接触所述第二水平导电线延伸部;以及第一接触间隔物,所述第一接触间隔物在所述第一接触的侧壁与所述延伸结构之间延伸,并且被构造为将所述第一接触与所述第二水平导电线延伸部电隔离。
  • 半导体器件模块及信号分配组件-202310354495.7
  • 刘勇;杨清 - 半导体元件工业有限责任公司
  • 2023-04-03 - 2023-10-17 - H01L23/538
  • 在一些方面中,本文所述的技术涉及半导体器件模块及信号分配组件,该信号分配组件被配置为在半导体器件模块中传导信号,该信号分配组件包括:金属层,该金属层具有:第一侧面,该第一侧面是平面的;和第二侧面,该第二侧面与该第一侧面相对,该第二侧面是非平面的并且包括:基部部分;第一柱体,该第一柱体从该基部部分延伸;和第二柱体,该第二柱体从该基部部分延伸。可使用设置在该金属层的该第二侧面上的模塑料来预模制该金属层,其中该第一柱体和该第二柱体的相应表面穿过该模塑料暴露,并且/或者该金属层能够与导热绝缘体(例如,陶瓷)层耦合。
  • 具有三个金属层的铝栅互补金属氧化物半导体器件-202321176633.9
  • 蔡荣怀;陈孟邦;曹进伟 - 丰原科技(平潭)有限公司
  • 2023-05-16 - 2023-10-17 - H01L23/538
  • 本实用新型提供的具有三个金属层的铝栅CMOS器件,第二金属层、第三金属层作为缓冲层,且第三金属层还可作为压焊点,因此,采用所述铝栅CMOS器件的芯片在打线时不会损伤压焊点底下的电路,可在满足芯片集成度要求的前提下提高后段COB打线或者封装打线的可靠性,防止漏电;此外,对于采用所述铝栅CMOS器件的芯片,当电路面积较小、压焊点相对占用较大面积时能将电路放置在压焊点底下,提高芯片的集成度。最后,具有三个金属层的铝栅CMOS器件的第二通孔顶端开口收拢,在第二通孔顶端形成弯曲内表面,该弯曲内表面可在保持第三金属层缓冲性能的同时减小通电测试时第三金属层被击穿的几率。
  • 半导体封装结构及封装方法-202211582401.3
  • 刘军;郝沁汾;缪富军 - 无锡芯光互连技术研究院有限公司
  • 2022-12-09 - 2023-10-13 - H01L23/538
  • 本发明公开了一种半导体封装结构及封装方法,涉及芯片封装领域,其技术方案要点是:所述若干功能模组位于重布线结构的一侧,功能模组与所述重布线结构电耦合,所述若干网络单元位于重布线结构的另一侧,网络单元与重布线结构电耦合;所述功能模组包括计算模组和用于为计算模组和网络单元供电的外接电源模组;所述网络单元内设置有用于实现非电源信号路由和片上通信互连的片上网络互连通道,功能模组之间通过网络单元的片上网络互连通道及重布线结构实现互连;所述重布线结构内设有数据内连结构和电源内连结构;所述数据内连结构的和所述电源内连结构之间相互隔离。其特点是使晶上系统的芯片可灵活布局,丰富晶上系统的功能,电源布局合理。
  • 嵌入式的无通孔桥接-202310814085.6
  • 贝尔格森·哈巴 - 英帆萨斯公司
  • 2016-12-05 - 2023-10-13 - H01L23/538
  • 本揭示所提供的是嵌入式的无通孔桥接。在实作中,在三维桥接部件中含有多个传导线路或导线的离散部件被嵌入于在主要基板中于主要基板的表面下方提供由讯号、电力和电性接地导线所组成的密集数组所需要的地方。到达主要基板的表面平面的垂直传导竖管亦被包括在离散部件中,用以连接至基板的表面上的晶粒,并且因而经由在离散部件中的由导线所组成的密集数组将晶粒彼此互连。要被嵌入的离散部件本身可具有呈规则间隔的由导体所组成的平行平面,且因而可呈现出均匀地覆盖有垂直导体的末端的工作表面,垂直导体可用于将表面构件彼此连接并且沿着嵌入式部件将表面构件连接至在多个地方处的接地和电力。
  • 半导体器件及其制作方法-202310643682.7
  • 罗启仁;颜逸飞 - 福建省晋华集成电路有限公司
  • 2023-06-01 - 2023-10-13 - H01L23/538
  • 本发明公开了半导体器件及其制作方法,所述半导体器件包括衬底、栅极结构、电介质层、插塞孔、插塞间隙壁、金属硅化物层及插塞。栅极结构设置在衬底上,插塞孔设置在电介质层内并部分伸入衬底。插塞间隙壁设置在插塞孔的侧壁上,并暴露出衬底。金属硅化物层设置在插塞孔的底部,其中,部分的衬底夹设在金属硅化物层与插塞间隙壁之间。插塞设置在插塞孔内并物理性接触部分的衬底。如此,通过插塞间隙壁的设置准确地定位金属硅化物层的形成位置与深度,达到改善半导体器件表现的效果。
  • 封装结构-202321305911.6
  • 许嗣拓;张树金;周强;袁晓敏 - 江苏卓胜微电子股份有限公司
  • 2023-05-26 - 2023-10-13 - H01L23/538
  • 本实用新型涉及一种封装结构,包括:衬底;第一走线层,位于衬底上;堆叠芯片组,包括第一芯片和第二芯片,第一芯片位于第一走线层上,且连接第一走线层;第二芯片堆叠设置于第一芯片上;封装层,覆盖第一走线层、第一芯片以及第二芯片;第二走线层,位于封装层上,且连接第二芯片。本实用新型的封装结构中,通过将堆叠芯片组中第一芯片和第二芯片堆叠设置,且第一芯片连接第一走线层,第二芯片连接第二走线层,达到缩小芯片的占用面积,提高了芯片的集成度。
  • 用于调整硅化镍的电阻率的工艺整合方法-202310657384.3
  • 任河;于敏锐;梅裕尔·B·奈克 - 应用材料公司
  • 2018-06-12 - 2023-10-10 - H01L23/538
  • 本文描述在形成互连中使用的用于沉积低电阻率硅化镍层的方法和使用所述方法形成的电子装置。在一个实施方式中,一种用于沉积层的方法包括:将基板定位在处理腔室中的基板支撑件上,所述处理腔室具有设置在所述处理腔室中的镍靶材和硅靶材,所述镍靶材和硅靶材的面向基板部分各自具有从基板的面向靶材表面的在约10度与约50度之间的角度;使气体流动到处理腔室中;向镍靶材施加射频功率并且同时向硅靶材施加直流功率;分别从硅靶材和镍靶材同时地溅射硅和镍;并且在基板上沉积NixSi1‑x层,其中x在约0.01与约0.99之间。
  • 一种晶圆级功率模组及其制作方法-202310626027.0
  • 曾剑鸿 - 上海沛塬电子有限公司
  • 2023-05-30 - 2023-10-10 - H01L23/538
  • 本发明公开了一种晶圆级功率模组及其制作方法,包括晶片和被动元件,晶片包括一晶片功能区,晶片功能区位于晶片的第一表面;被动元件包括至少一功率引脚,被动元件堆叠于晶片的第二表面上,晶片功能区通过一导电通路从晶片的第一表面电性连接至晶片的第二表面,并与被动元件的功率引脚电性连接;导电通路依附于晶片。本发明直接在晶片上连接一被动元件,相比现有技术,该晶片未经过埋入工序,省去了晶片封装带来的高度尺寸的浪费,本发明省去了嵌埋晶片封装的尺寸,使得除被动元件之外的厚度降低了至少50%;本发明对晶圆进行切割形成功率模组,功率模组的平面尺寸与晶圆切割后的晶片平面尺寸相同,省去了埋入工序带来的平面尺寸的浪费。
  • 存储装置-202210911539.7
  • 福田夏树;井口直 - 铠侠股份有限公司
  • 2022-07-28 - 2023-10-10 - H01L23/538
  • 实施方式提供具有更小的面积的存储装置。在实施方式的存储装置中,多个第1导电体相互分离而沿着第1轴排列。存储柱沿着第1轴延伸,与多个第1导电体相对向,包括半导体和将半导体包围的膜。多个接触插塞沿着第1轴延伸,各自包括第2导电体和将第2导电体包围的第1绝缘体。第1绝缘体位于多个第1导电体与第2导电体之间。多个接触插塞各自在下表面与多个第1导电体中的不重复的一个第1导电体的上表面相接。多个接触插塞包括第1接触插塞~第3接触插塞。第1接触插塞和第2接触插塞沿着与第1轴相交的第2轴而相邻地配置。第3接触插塞在第2轴上位于第1接触插塞与第2接触插塞之间,在与第1轴以及第2轴正交的第3轴上配置在不同的位置。
  • 半导体装置及其制造方法-202211025038.5
  • 本间荘一;宫崎力 - 铠侠股份有限公司
  • 2022-08-25 - 2023-10-10 - H01L23/538
  • 本发明提供一种高可靠性的半导体装置及其制造方法。实施方式的半导体装置具有:第1半导体元件;第1绝缘树脂,将所述第1半导体元件密封;配线衬底,具有焊盘;第1配线,从所述第1半导体元件向所述配线衬底延伸,具有第1头部与第1柱部,所述第1柱部与所述第1半导体元件连接,所述第1头部于所述第1绝缘树脂的表面露出;及第1导电性接合剂,将所述第1配线的所述第1头部与所述焊盘电连接;将所述第1头部的朝向所述第1绝缘树脂侧的面设为第1面,将所述第1绝缘树脂的所述配线衬底侧的面设为第2面时,将从所述配线衬底的所述第1绝缘树脂侧的面到所述第1面的距离设为第1距离,将从所述配线衬底的所述第1绝缘树脂侧的面到所述第2面的距离设为第2距离,所述第1距离比所述第2距离短。
  • 半导体存储装置-202211088868.2
  • 松本浩史 - 铠侠股份有限公司
  • 2022-09-07 - 2023-09-29 - H01L23/538
  • 实施方式的半导体存储装置具备衬底(20)、积层体(21、22、23)、第1导电体(C0V、C1V)、第2导电体(71)、及第3导电体(C2V、C3V)。衬底具有第1区域(CR)、及俯视下包围第1区域的第2区域(ER)。积层体在第1区域内设置在衬底的沿着第1方向的上方。第1导电体在第2区域内设置在衬底上,且在第1方向上延伸。第2导电体设置在第1导电体上,且在从第1区域朝向所述第2区域的方向上延伸。第3导电体设置在第2导电体上,且在第1方向上延伸,上表面至少到达积层体的上表面的高度位置。第3导电体位于比第1导电体更远离第1区域的位置。第3导电体与第1导电体在第1方向上不对向。第1导电体、第2导电体及第3导电体的组在俯视下包围第1区域。
  • 半导体装置和该半导体装置的制造方法-202211323167.2
  • 崔元根;张晶植 - 爱思开海力士有限公司
  • 2022-10-27 - 2023-09-29 - H01L23/538
  • 本公开涉及半导体装置和该半导体装置的制造方法。一种半导体装置包括:栅极结构,其包括交替地层叠的导电层和绝缘层;至少一个沟道结构,所述至少一个沟道结构穿透栅极结构,所述至少一个沟道结构在第一方向上对准;在第一方向上延伸的第一切割结构,该第一切割结构穿透所述至少一个沟道结构;接触焊盘,其与所述至少一个沟道结构的上表面接触,该接触焊盘的临界尺寸大于所述至少一个沟道结构的上表面的临界尺寸;以及第二切割结构,其与第一切割结构的上表面接触并且穿透接触焊盘。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top