[发明专利]一种将电路图用高级硬件描述语言重构的自动化方法有效

专利信息
申请号: 201910903170.3 申请日: 2019-09-24
公开(公告)号: CN112632879B 公开(公告)日: 2023-08-29
发明(设计)人: 王小龑 申请(专利权)人: 杭州起盈科技有限公司
主分类号: G06F30/323 分类号: G06F30/323;G06F30/327
代理公司: 上海知信徽申专利代理事务所(普通合伙) 31428 代理人: 褚相武
地址: 310000 浙江省杭*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种将电路图用高级硬件描述语言重构的自动化方法,包括以下步骤:建立所有电路基本单元的单元库,该单元库用高级硬件语言描述电路中所有基本单元的逻辑表达式,包含基本单元的名称和基本单元对应的逻辑表达式;在需要被转换的网表形式的电路模块中,找到所有的触发器和模块输出端定义为出发信号,对出发信号进行递归搜索,重建出发信号的高级语言的逻辑表达式,该表达式的左侧是出发信号,右侧是以触发器输出或模块输入信号作为变量的布尔表达式;对布尔表达式进行化简。本发明把图形表达的数字电路图高效转换为可读性高的高级硬件语言描述的等价形式,并且进行了逻辑化简,大大减轻分析数字电路的工作量和难度。
搜索关键词: 一种 电路图 高级 硬件 描述 语言 自动化 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州起盈科技有限公司,未经杭州起盈科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910903170.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种将自然语言转换为硬件描述语言的方法及装置-202311197008.7
  • 杨展悌 - 上海芯联芯智能科技有限公司
  • 2023-09-18 - 2023-10-24 - G06F30/323
  • 一种将自然语言转换为硬件描述语言的方法及装置,用以将描述逻辑电路的自然语言转换为硬件描述语言,以解决编写硬件描述语言时,需要耗费大量的时间与精力的问题。该方法包括:针对描述逻辑电路的自然语言中的每个句子,根据句子中每个词的词向量与每个词的位置向量,得到每个词的第一表示向量;将每个词的第一表示向量通过多头自注意力机制,确定出表征每个词在句中语义的词编码向量;将每个句子的词编码向量进行特征提取和分类,得到表征所述逻辑电路中各信号及各信号的信号特征;将所述各信号及所述各信号的信号特征,通过多头自注意力机制,确定出每个信号对应的硬件描述语言。
  • 集成电路设计优化的装置及存储集成电路设计指令的装置-202320188982.6
  • 吕宗哲;傅敬铭;张智贤 - 台湾积体电路制造股份有限公司
  • 2023-02-08 - 2023-10-20 - G06F30/323
  • 一种集成电路设计优化的装置及存储集成电路设计指令的装置。在一个实施例中,所述装置包括一或多个处理器,所述一或多个处理器被配置成:接收包括数字子系统及模拟子系统的集成电路的电路设计;合成用于所述数字子系统的第一硬件描述语言网络连线表;基于只有加、减、乘及除运算符号,合成用于所述模拟子系统的第二硬件描述语言网络连线表;以及使用以所述第一硬件描述语言网络连线表及所述第二硬件描述语言网络连线表二者作为输入的单个基于硬件描述语言的仿真软件来获得所述集成电路的所述电路设计的行为。
  • 网表缩减方法、时序验证方法、电子设备及存储介质-202311142700.X
  • 夏澳 - 杭州行芯科技有限公司
  • 2023-09-06 - 2023-10-13 - G06F30/323
  • 本申请的一种网表缩减方法,包括如下步骤:获取与网表对应的无向图,其中,网表对应的电路网络中的节点对应无向图中的节点,网表对应的电路网络中的电阻对应无向图中的边;确定无向图的节点中的割点,并根据割点将无向图划分成多个第一点双连通分量;对至少一个第一点双连通分量进行近似处理,以得到缩减后的网表。本申请还提供一种时序验证方法及存储介质。本申请的网表缩减方法、时序验证方法及存储介质根据割点将无向图划分成多个第一点双连通分量,并对至少一个第一点双连通分量进行近似处理,以得到缩减后的网表,因此能提高网表缩减的速度和效果。
  • 一种基于逻辑移位的数据段替换方法-202310184293.2
  • 张盛兵;张萌;牛凯;王党辉 - 西北工业大学
  • 2023-03-01 - 2023-09-29 - G06F30/323
  • 本发明提供了一种基于逻辑移位的数据段替换方法,属于集成电路设计制造领域,具体包括以下步骤:将初始数据2扩展成64位得到数据3,并将初始数据2保存在数据3的高32位;将数据3逻辑右移lsb位得到数据4;截取数据4的低32位,并将其与初始数据1拼接得到数据5,初始数据1在数据5的高32位,截取的数据4的低32位在数据5的低32位;将数据5逻辑右移width+1位得到数据6;截取数据6的低32位得到数据7;将初始数据2扩展成64位得到数据8,初始数据2在数据8的低32位;将数据8逻辑左移得到数据9;截取数据9的高32位,将其与数据7拼接得到数据10;将数据10逻辑右移,得到数据11;截取数据11的低32位得到目标输出结果。
  • 硬件知识产权块的代码转换装置和方法-202311020799.6
  • 请求不公布姓名 - 摩尔线程智能科技(北京)有限责任公司
  • 2023-08-14 - 2023-09-12 - G06F30/323
  • 本申请涉及知识产权块设计领域,公开了一种硬件知识产权块的代码转换装置和方法,方法包括:基于提取知识产权块的硬件描述语言代码得到的模块信息,确定逻辑节点信息,所述逻辑节点信息表征硬件描述语言代码被抽象为逻辑节点对应的信息;基于所述逻辑节点信息,构建树型数据结构;基于所述树型数据结构以及所述逻辑节点信息,确定每个逻辑节点的硬件结构标记语言代码,以得到所述知识产权块的硬件结构标记语言代码。本申请实施例能够将知识产权块的硬件描述语言代码转换为硬件结构标记语言代码,有助于提高开发效率。
  • 知识产权块的代码转换装置和方法-202311022591.8
  • 请求不公布姓名 - 摩尔线程智能科技(北京)有限责任公司
  • 2023-08-14 - 2023-09-12 - G06F30/323
  • 本申请涉及知识产权块设计领域,公开了一种知识产权块的代码转换装置和方法,其中该方法包括:扫描并分析所述知识产权块的硬件结构标记语言代码,提取所述硬件结构标记语言代码的各个模块的模块信息,并基于各个模块的模块信息,确定所述硬件结构标记语言代码中的全部模块对应的树型数据结构以及基于所述树型数据结构以及各个模块的模块信息,生成所述知识产权块的高级编程语言代码和/或抽象功能标记语言代码。本公开实施例能够将知识产权块的硬件结构标记语言代码转换为高级编程语言代码和/或抽象功能标记语言代码,有助于提高开发效率。
  • 芯片基板网表校对方法、装置、设备及介质-202310560127.8
  • 翁伟明;胡秋勇;赖鼐;龚晖 - 珠海妙存科技有限公司
  • 2023-05-17 - 2023-09-01 - G06F30/323
  • 本申请实施例提供了芯片基板网表校对方法、装置、设备及介质,其中方法包括:将原始的芯片基板网表转换为引脚布局图,并使原始的芯片基板网表的网格与引脚布局图的引脚点对应,原始的芯片基板网表的网格设有坐标和网格名称,引脚布局图的引脚点设有坐标和网格名称;对引脚布局图的引脚点进行调整,得到调整后的引脚布局图;根据调整后的引脚布局图的引脚点的坐标和网格名称,对原始的芯片基板网表进行校对,得到校对后的芯片基板网表;通过引入网格名称和坐标进行标注,便于后续网表与引脚分布图转换前后的对比和校对,提高了效率。
  • 一种将电路图用高级硬件描述语言重构的自动化方法-201910903170.3
  • 王小龑 - 杭州起盈科技有限公司
  • 2019-09-24 - 2023-08-29 - G06F30/323
  • 本发明公开了一种将电路图用高级硬件描述语言重构的自动化方法,包括以下步骤:建立所有电路基本单元的单元库,该单元库用高级硬件语言描述电路中所有基本单元的逻辑表达式,包含基本单元的名称和基本单元对应的逻辑表达式;在需要被转换的网表形式的电路模块中,找到所有的触发器和模块输出端定义为出发信号,对出发信号进行递归搜索,重建出发信号的高级语言的逻辑表达式,该表达式的左侧是出发信号,右侧是以触发器输出或模块输入信号作为变量的布尔表达式;对布尔表达式进行化简。本发明把图形表达的数字电路图高效转换为可读性高的高级硬件语言描述的等价形式,并且进行了逻辑化简,大大减轻分析数字电路的工作量和难度。
  • 一种网表编辑装置及方法-202310526081.8
  • 杜旗;杨鑫钰;郭锡;周思远 - 上海思尔芯技术股份有限公司
  • 2023-05-10 - 2023-08-11 - G06F30/323
  • 本发明公开了一种网表编辑装置及方法,装置包括:网表超图转换器,用于将第一网表解析转换为第一超图;网表用于描述电路元件之间的连接关系;每个超图包括超点和超边;种子集选取器,用于根据第一类编辑需求或第二类编辑需求对应的转换参数从转换得到的超图中选取种子集;种子集中的元素为超点和超边;搜索方式定义器,用于根据第二类编辑需求对应的转换参数定义搜索方式,在种子集选取的过程中根据定义的搜索方式遍历转换得到的超图中的超点和超边;搜索条件定义器,用于根据第二类编辑需求对应的转换参数定义搜索条件,在种子集选取的过程中根据定义的搜索条件限制搜索方式所遍历的范围;重建转换器,用于至少基于种子集确定第二网表。
  • 生成数据流图的方法、电子设备及存储介质-202210934579.3
  • 凌飞;曾颖超;朱梦雅 - 芯华章科技(北京)有限公司
  • 2022-08-04 - 2023-07-25 - G06F30/323
  • 本公开提供一种生成数据流图的方法、电子设备及存储介质。该方法包括:处理逻辑系统设计以获取所述逻辑系统设计的控制流图,所述控制流图包括多个基本块,每个所述基本块包括所述逻辑系统设计中的指令的一部分,其中所述指令包括执行条件;基于所述控制流图确定所述执行条件相同的第一基本块和第二基本块;生成与所述第一基本块和所述第二基本块对应的第一顶点,所述第一顶点存储所述执行条件;以及基于所述控制流图的所述多个基本块生成数据流图,其中所述数据流图包括所述第一顶点。
  • 内存设计方法、装置、终端及存储介质-202011519775.1
  • 金葆晖;孙立洲 - 上海逸集晟网络科技有限公司
  • 2020-12-21 - 2023-06-27 - G06F30/323
  • 本发明实施例涉及通信技术领域,公开了一种内存设计方法、装置。本发明中,内存设计方法包括:根据内存创建指令确定待设计内存的属性信息;根据筛选指令在第一区域中显示预设的内存单元模块;根据属性信息从第一区域中显示的内存单元模块进行选择,生成一个或多个内存设计方案并显示在第二区域中;其中,第二区域包括内存显示区域,用于根据内存设计方案中各内存单元模块的尺寸将内存单元模块拼接并以矩形框的形式显示;根据内存生成指令拼接内存设计方案中内存单元模块,生成待设计内存的设计代码。通过上述技术手段,实现图形化的内存芯片设计,使得内存芯片的设计过程变得简洁、明确,内存设计效率与后期维护的效率得到提高。
  • 一种用于集成电路设计的字符串处理系统与方法-202310230180.1
  • 饶文烨;朱广慧;李康玲;许创舒 - 深圳市摩尔芯创科技有限公司
  • 2023-02-28 - 2023-06-23 - G06F30/323
  • 本发明提出了一种用于集成电路设计的字符串处理系统与方法,对输入到集成电路中的字符串进行识别,判定字符串类型;将识别的字符串类型转换成ASCII编码,转换后的结果以0和/或1的方式显示;根据转换后的结果,使用集成电路控制单元执行相应的操作实现对ASCII的处理;完成处理后,将处理结果写入内存地址空间,并通过接口将内存地址空间的数据通过接口传递给相应的设备,完成最终的处理任务。过集成电路设计的字符串处理系统能够节约时间和资源,并且能够实现多种用户定义字符串处理动作,如搜索、替换和组合字符串操作,还能对文本文件进行统计和分析等功能。
  • 通信端口的连接方法、终端及存储介质-202011519604.9
  • 金葆晖 - 上海逸集晟网络科技有限公司
  • 2020-12-21 - 2023-06-23 - G06F30/323
  • 本发明实施例涉及通信技术领域,公开了一种通信端口的连接方法、终端及存储介质。本发明中,获取第一功能模块的所有端口采用的通信协议;将采用同一通信协议进行通信的端口绑定至一个虚拟或多个虚拟端口中;获取端口连接指令,将虚拟端口内的端口与第二功能模块的相同通信协议的虚拟端口内的端口进行连接。通过上述技术手段,使得芯片功能模块端口连接过程得到简化,从而提升端口连接的速度,提高了用户进行端口连线的效率。
  • 用于执行除法的截断数组-202211517727.8
  • T·罗斯 - 想象技术有限公司
  • 2022-11-30 - 2023-06-02 - G06F30/323
  • 本发明涉及用于执行除法的截断数组。一种用于导出固定逻辑电路的硬件表示的计算机实现的方法,固定逻辑电路用于执行将输入x除以能够从多个除数中选择的除数,其中x是m位整数,方法包括:将多个除数中的每一个除数归一化以形成多个乘数;形成求和数组,求和数组被布置成将输入x乘以多个乘数中的任一个乘数;通过丢弃比求和数组的在二进制小数点的位置之下的第k列更低有效的所有列来截断求和数组,其中根据从求和数组中丢弃的部分乘积的最大和来为乘数中的至少一个乘数确定校正常数;以及生成实现包括校正常数的截断求和数组的固定逻辑电路的硬件表示。
  • 一种集成电路工程数据处理方法及系统-202310159491.3
  • 陈黎阳;邱醒亚 - 广州兴森快捷电路科技有限公司;珠海兴科半导体有限公司
  • 2023-02-23 - 2023-06-02 - G06F30/323
  • 本申请实施例公开了一种集成电路工程数据处理方法及系统。该集成电路工程数据处理方法包括:获取初始工程数据和需求参数信息,所述初始工程数据为利用EDA软件设计的集成电路数据文件;基于预设标准化规则对所述初始工程数据进行标准化数据转换,得到标准化工程数据;基于预设参数提取规则对所述标准化工程数据进行参数提取,得到集成电路产品特性参数;根据所述集成电路产品特性参数生成叠构及拼版信息;根据所述需求参数信息和所述叠构及拼版信息生成集成电路加工信息。通过对集成电路工程数据的处理过程进行了结构化、标准化定义与设计,校验各个操作模块并及时纠正来减少效率及质量损失。此外,自动化功能提高了工程数据的处理效率。
  • 一种指令解码模块及其生成方法、装置、芯片架构模拟器-202310087905.6
  • 丁帅;徐霞丽;李根;唐遇星;余志拥;庄源 - 飞腾信息技术有限公司
  • 2023-02-08 - 2023-05-30 - G06F30/323
  • 本说明书公开了一种指令解码模块及其生成方法、装置、芯片架构模拟器,其中,所述指令解码模块的生成方法提供了一种利用计算设备,基于二级译码表生成指令解码模块的方法,降低了微架构硬件的开发过程中所需投入的人力,降低了开发资源的消耗,提高了微架构硬件的开发效率。具体地,所述指令解码模块的生成方法首先在指令特征集中确定了指令编码中各代码位置对应的分组特征码,然后根据所述分组特征码对二级译码表中的指令编码进行分组,以获得编码搜索树,最后根据该编码搜索树,即可生成指令解码模块,整个生成过程步骤简单,有利于提升指令解码模块的生成效率。
  • 电源地网络约简方法及系统-202211677071.6
  • 张进宇;吴大可;杨晓东;周振亚 - 北京华大九天科技股份有限公司
  • 2022-12-26 - 2023-05-12 - G06F30/323
  • 公开了一种电源地网络约简方法及系统。该电源地网络约简方法包括:解析电源地网络的网表文件,以确定其是否表示给定电路模型,给定电路模型只包含电阻和电容,且不存在从电源到地的直接电阻通道;如果网表文件表示给定电路模型,则将网表文件表征的电路模型约简为只包含两个电容和一个电阻的特殊电路模型,约简的步骤包括:通过网表文件所表示的电路模型计算出多个采样数据,采样数据包括一频率采样值以及与该频率采样值对应的特征导纳值;基于多个采样数据求解特殊电路模型中的两个电容值和一个电阻值。该方法约简后的电路模型在指定频率范围内能够获得和原始电路基本一致的频率响应,而且提参过程不需要初值,精度和速度优于传统的牛顿迭代法。
  • 用于逻辑系统设计的编译方法、电子设备及存储介质-202011580430.7
  • 江晓庆;陈晓伟 - 芯华章科技股份有限公司
  • 2020-12-28 - 2023-04-14 - G06F30/323
  • 本说明书一个或多个实施例提供一种用于逻辑系统设计的编译方法、电子设备及存储介质。该逻辑系统设计包括在多个层级分布的多个模块,该方法包括:获取与所述逻辑系统设计对应的第一标准延迟格式文件;根据所述标准延迟格式文件中的多个信号的描述,生成与所述逻辑系统设计对应的树结构,所述树结构包括由多个节点构成的多个分支;生成与所述多个分支分别对应的多个代码,用于代替所述第一标准延迟格式文件中的多个信号的描述以生成第二标准延迟格式文件;以及基于所述第二标准延迟格式文件和所述树结构来编译所述逻辑系统设计。
  • 边界节点连接关系获取方法、装置、设备和存储介质-202210217757.0
  • 邵中尉;张吉锋 - 上海思尔芯技术股份有限公司
  • 2022-03-08 - 2023-03-28 - G06F30/323
  • 本发明提供了一种边界节点连接关系获取方法、装置、计算机设备和存储介质,属于集成电路芯片设计领域,方法包括解析携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系,并提取连接关系生成与电路节点对应的语法树图;采用边界寻找算法对所述语法树图进行寻找,得到与所述语法树图对应的分割边界;根据所述语法树图从顶部节点开始逐层获取所有所述电路节点之间的连接关系,直至获取到所述分割边界的边界节点与其他所述电路节点之间的连接关系,得到边界节点连接关系。通过本申请的处理方案,在不破坏实例树层级结构的条件下完成连接关系提取。
  • 网表缩减方法、芯片验证方法及计算机存储介质-202211380057.X
  • 夏澳;陈熙;张云鹏;贺青 - 同济大学
  • 2022-11-04 - 2023-03-21 - G06F30/323
  • 本申请的网表缩减方法、芯片验证方法及计算机存储介质,在目标节点的连接节点的个数大于个数阈值时,消除目标节点,并将连接电阻中的一部分进行等效变换,另一部分转移至其中一个连接节点,能消除节点且避免电阻数量的增大,从而能提高网表的缩减效率,且误差率小。其中,本申请的一种网表缩减方法,包括如下步骤:获取网表中的待消除的目标节点,其中,所述目标节点通过连接电阻与连接节点相连;在所述目标节点的连接节点的个数大于个数阈值时,消除所述目标节点,并将所述连接电阻中的一部分进行等效变换,另一部分转移至其中一个连接节点。
  • 支持内嵌脚本语言的HDL代码生成方法-202211116542.6
  • 陈生伟 - 深存科技(无锡)有限公司
  • 2022-09-14 - 2022-12-09 - G06F30/323
  • 本申请公开支持内嵌脚本语言的HDL代码生成方法,获取HDL源代码文件,读取文件的每行HDL代码;HDL源代码文件中嵌入有Perl和/或Python脚本语言;响应于读取到HDL代码行中内嵌的脚本语言的检测标识,确定脚本语言的脚本类型,根据检测标识和脚本类型生成目标脚本格式的隐藏可执行脚本文件;调用API脚本库执行隐藏可执行脚本文件,生成目标HDL代码文件;目标HDL代码文件中不含内嵌的脚本语言,且包含有用于描述硬件电路的所有电路结构、参数和名称的HDL代码行。通过内嵌脚本语言转化后的目标HDL代码文件能直观看到每个电路结构所有参数信息,方便电路调试,也可减少手动工作、提高开发效率和降低出错几率。
  • 一种电路图描述文件的格式转换方法-202210653750.3
  • 欧禹豪;王玉莹;郝沁汾 - 无锡芯光互连技术研究院有限公司
  • 2022-06-10 - 2022-11-25 - G06F30/323
  • 本发明涉及格式转换技术领域,公开了一种电路图描述文件的格式转换方法、设备、系统及计算机可读存储介质,包括以下步骤:S1.读取电路图描述文件,并判断其文件类型;S2.读取电路图描述文件的关键词信息并生成二叉树;S3.根据电路图描述文件的文件类型,遍历二叉树得到节点特征,并将节点特征整理为文本文件;S4.将文本文件转换为图神经网络模型可训练的数据类型。本发明解决了现有技术适用场景小,效率低的问题,并具有方便易用的特点。
  • 一种基于线性编码的电路拓扑及参数表示方法-202210460997.3
  • 曾衍瀚;俞晓飞;林培东;吕明瑞;李成霖;谢尚佐;程杰;陈建华 - 广州大学
  • 2022-04-28 - 2022-08-12 - G06F30/323
  • 本发明涉及电路设计技术领域,且公开了一种基于线性编码的电路拓扑及参数表示方法,包括以下步骤:S1、定义元件信息、S2、元件添加、S3、元件引脚连接、S4、各单元连接、S5、检查并输出电路、S6、参数优化、S7、拓扑结构优化。该基于线性编码的电路拓扑及参数表示方法,通过表示电路中元件的连接关系及参数信息,能够对元件的连接关系及参数信息进行修改,支持电路的保存与读取,能够检查电路的连接关系及参数信息正确性,能够与电路网表相互转换使得编码可以转化为电路网表进行电路仿真,能够表示待优化电路及固定电路使得编码适配电路拓扑结构优化算法,使本发明具有集成完整性强等优点。
  • 一种EDIF网表级组合逻辑电路的自动故障注入方法-201910477745.X
  • 姚爱红;刘咏梅;林明宇;田啸天;李玉坤 - 哈尔滨工程大学
  • 2019-06-03 - 2022-07-08 - G06F30/323
  • 一种EDIF网表级组合逻辑电路的自动故障注入方法,本发明涉及电路的自动故障注入方法。本发明的目的是为了解决现有基于模拟的故障注入需要解决与EDA仿真软件的接口问题。过程为:一、对原始网表文件进行处理;二、选择1个网线注入Sa‑0,设置故障点;三、进行前向遍历;四、进行后向传播;五、生成故障等效电路,判断是否注入Sa‑1,否转六;是转七;六、判断是否还有未设置故障的网线,是转二至六;否故障注入结束;七、对二中网线注入Sa‑1,设置故障点;进行前向遍历;八、进行后向传播判断输入值是否影响逻辑门的功能;十、判断是否还有未设置故障的网线,是转七至十;否故障注入结束。本发明用于电路的自动故障注入领域。
  • 针对不同应用使用通用熔丝控制器硬件-202080069365.3
  • A·乔达夫迪亚 - 微软技术许可有限责任公司
  • 2020-07-01 - 2022-05-13 - G06F30/323
  • 描述了用于针对不同应用使用通用熔丝控制器硬件设计的系统和方法。方法包括指定针对第一片上系统(SoC)的第一熔丝映射和针对第二SoC的第二熔丝映射。该方法还包括处理第一熔丝映射以生成第一硬件描述语言(HDL)文件,以及处理第二熔丝映射以生成第二HDL文件。该方法还包括使用处理器,将通用状态机HDL文件与第一HDL文件一起编译以生成第一输出文件,该第一输出文件捕获在第一熔丝映射中被表达的行为,或者将通用状态机HDL文件与第二HDL文件一起编译以生成第二输出文件,该输出文件捕获在第二熔丝映射中被表达的行为。
  • 一种半导体芯片版图的设计方法-202111287966.4
  • 程韬 - 程韬
  • 2021-11-02 - 2022-02-15 - G06F30/323
  • 本发明提供一种半导体芯片版图的设计方法,涉及半导体技术领域。该基于一种半导体芯片版图的设计方法,包含以下设计步骤:S1、芯片规格制定,根据客户所提出的设计要求,且包含芯片所需达到的具体功能和性能方面的要求,进行制定设计方案和具体实现架构,划分模块功能;S2、编码,使用硬件描述语言(HDL)将模块功能以代码的形式来进行描述实现;S3、验证,进行仿真验证检验编码设计的正确性,仿真验证通过后,进行逻辑综合;S4、布局规划,放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置;S5、布线,单独对时钟布线,普通信号布线,对各种标准单元进行布线。通过该设计方法,有效来提高芯片的成品率。
  • VVP文件的预分析方法、计算机可读存储介质-202110363636.2
  • 王玉皞;罗雨桑;徐子晨;刘智毅;彭鑫;江润民;汤湘波;黄国勇 - 国微集团(深圳)有限公司
  • 2021-04-02 - 2021-10-19 - G06F30/323
  • 本发明公开了一种VVP文件的预分析方法、计算机可读存储介质。其中VVP文件的预分析方法,包括:对VVP文件的官方文档进行解析,以生成VVP文件的识别规则;根据所述识别规则对VVP文件的语句进行语法分析,将经过语法分析识别出来的字段根据其类别备注相应的类别标签并存储为索引;根据所述索引读取所述VVP文件的语句,找到所述VVP文件所有逻辑门以及逻辑门之间的驱动与被驱动关系并输出。本发明可以对VVP文件进行预分析,从中提取出重要的逻辑信息并自动生成对应的具有逻辑依赖关系的文件,提高仿真效率。
  • 基于与门反相器图的网表级电路面积优化方法及存储介质-202011475649.0
  • 屈展 - 西安国微半导体有限公司
  • 2020-12-15 - 2021-04-30 - G06F30/323
  • 本发明公开了一种基于与门反相器图的网表级电路面积优化方法及存储介质,优化方法包括:步骤1、获取第一网表级电路文件;步骤2、根据第一网表级电路文件按照预设顺序得到若干第一节点和各个第一节点之间的连接关系;步骤3、基于预设顺序将第一节点对应创建为与门/反相器图的第二节点,且当第二节点存在局部子结构时,利用散列查找方法在散列表中查找局部子结构的同构结构,以得到第二节点的创建结果;步骤4、基于预设顺序,按照步骤3的方法处理下一个第一节点,直至处理完成所有第一节点,得到最终的与门/反相器图。本发明的优化方法能够去除冗余的电路结构,从而达到减少电路结构冗余,达到电路结构面积减小的目的,最终使得内存减少。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top