[发明专利]边界扫描互联线路的生成方法与装置有效

专利信息
申请号: 201910858002.7 申请日: 2019-09-09
公开(公告)号: CN112462245B 公开(公告)日: 2022-08-19
发明(设计)人: 穆常青 申请(专利权)人: 英业达科技有限公司;英业达股份有限公司;英业达集团(天津)电子技术有限公司
主分类号: G01R31/3185 分类号: G01R31/3185
代理公司: 北京国昊天诚知识产权代理有限公司 11315 代理人: 南霆;程爽
地址: 201114 上海市闵*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种边界扫描互联线路的生成方法与装置,通过依据测试目标主板及一个或多个测试治具板上的边界扫描元件、中间元件与连接关系,建立边界扫描测试模型;构建边界扫描模型的多个边界扫描线网;产生每一边界扫描线网的多个边界扫描路径,并取得每一边界扫描路径的路径成立条件;对该边界扫描路径进行筛选与整合;以及依据通过筛选与整合的每一边界扫描路径的路径成立条件将通过筛选与整合的该边界扫描路径进行划分,进而分成具有至少一边界扫描互联线路的多个子测试。因此,可保证搜索路径的精确度与边界扫描测试的高覆盖率。
搜索关键词: 边界 扫描 线路 生成 方法 装置
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英业达科技有限公司;英业达股份有限公司;英业达集团(天津)电子技术有限公司,未经英业达科技有限公司;英业达股份有限公司;英业达集团(天津)电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910858002.7/,转载请声明来源钻瓜专利网。

同类专利
  • 边界扫描互连网络生成方法及存储介质-202310982488.1
  • 李兵;蔡旭;陆永健 - 上海明波通信技术股份有限公司
  • 2023-08-07 - 2023-10-27 - G01R31/3185
  • 本发明公开了一种边界扫描互连网络生成方法,包括:S1计算节点总数T;S2获取扫描链元件列表和扫描链元件关联的管脚库列表;S3遍历节点列表;S4判断当前Net(i)节点类型,若为固定电平节点则执行S9,否则执行S5;S5形成潜在互连管脚列表;S6搜索只能作为输出的互连管脚放置于输出管脚列表中,获取输出管脚列表的管脚总数n;若n=0,执行S7;若0<n<m,执行S8;若n=m,直接丢弃执行S9;S7重新遍历查找双向管脚;若找到将该双向管脚加入输出管脚列表中执行步骤S8,否则直接丢弃执行步骤S9。S8将剩余的未加入输出管脚列表的互连管脚添加到输入管脚列表中,形成一个完整的互连网络;S9令i=i+1,若节点列表已遍历完成i>T则结束,否则执S4。
  • 一种灵活配置片内扫描链的互连测试结构-202311198685.0
  • 魏敬和;章震;殷誉嘉;于宗光;刘国柱;高营;何健;滕浩然 - 中国电子科技集团公司第五十八研究所
  • 2023-09-18 - 2023-10-24 - G01R31/3185
  • 本发明涉及超大规模数字集成电路测试领域,具体涉及一种灵活配置片内扫描链的互连测试结构。包括:分段边界扫描链模块,将片内所有的扫描链按照互连对象进行划分;TAP控制器模块,用于根据JTAG输入信号,控制内部测试电路的动作;同时接入扫描链重定向控制模块,以生成扫描链重定向需要的控制使能信号;扫描链重定向控制模块,用于实现扫描链的灵活配置和旁路多余的扫描链;包括:配置寄存器链、双向互连测试控制模块和测试输出TDO控制逻辑。本发明解决互连测试扫描链含有无效段、无法同时进行双向互连测试以及多芯粒场景只能多次配置两两测试的问题。
  • 针对兼容时钟域OCC链的共享电路结构及捕获方法-202310873679.4
  • 苏杰;戚萧镕;张孜鑫;陈子龙;施良;肖正懋 - 西安电子科技大学
  • 2023-07-17 - 2023-10-20 - G01R31/3185
  • 本发明种公开了一种针对兼容时钟域OCC链的共享电路结构及捕获方法,主要解决现有方案的电路冗余问题。包括:一个8比特的共享OCC链、多个工作时钟信号输入端口以及与之一一对应的多比特OCC链数据有效控制寄存器、时钟信号输出端口、脉冲控制模块和时钟信号选择模块,其中OCC链数据有效控制寄存器串联在8比特的共享OCC链之后,脉冲控制模块由一个8比特并入串出寄存器、一个与门和一个时钟门控组成;通过OCC链共享减少电路的冗余,同时增加多比特OCC链数据有效控制寄存器保证其控制方面的灵活性。本发明能够在实现与MergeNCP法相同效果的同时,减少电路冗余,实现优化控制。
  • 冗余电路-202310378616.1
  • S·贾因;J·M·乔治 - 意法半导体国际有限公司
  • 2023-04-11 - 2023-10-20 - G01R31/3185
  • 本公开涉及冗余电路。在一个实施例中,一种集成电路,包括:表决电路,包括N个扫描触发器的,其中N是大于或等于3的奇数,其中所述N个扫描触发器包括第一扫描触发器和第二扫描触发器,其中所述第一扫描触发器的输出耦合到所述第二扫描触发器的扫描输入;扫描链,包括所述表决电路的N个扫描触发器,以及第三扫描触发器和第四扫描触发器,所述扫描链被配置为接收扫描使能信号;以及扫描使能控制电路,被配置为基于所述扫描使能信号并且基于所述第三扫描触发器的扫描输入或所述第四扫描触发器的输出来控制所述第一扫描触发器或所述第二扫描触发器的扫描使能输入。
  • 一种基于Chiplet的芯片内置自测试方法和系统-202311008070.7
  • 王嘉诚;张少仲 - 中诚华隆计算机技术有限公司
  • 2023-08-11 - 2023-10-20 - G01R31/3185
  • 本发明公开了一种基于Chiplet的芯片内置自测试方法和系统,属于集成电路的技术领域,所述方法包括:对芯粒Chiplet的各种故障模式确定优先级;基于故障模式的优先级,确定扫描链结构和第一BIST模块的功能测试方案,运行测试用例对芯片进行测试,第二BIST模块基于对所述第一BIST中的测试结果的分析确定细粒度性能测试的扫描链覆盖范围和测试调度算法,动态配置细粒度测试的子扫描链,以及激活或禁用特定子扫描链模块,以及使用细粒度测试的扫描链对芯片内部状态进行控制和测试监控。本发明通过故障模式分析与优先级排序,可以针对性地设计扫描链与BIST结构,同时层次化的测试策略和自适应的测试调度可以在不同层次上快速定位故障,降低测试时间和成本。
  • 一种新型低扫描功耗扫描单元及扫描链-202310855919.8
  • 田青;鞠虎;高营;魏敬和;刘国柱;殷预嘉;刘德 - 中国电子科技集团公司第五十八研究所
  • 2023-07-13 - 2023-10-10 - G01R31/3185
  • 本发明公开一种新型低扫描功耗扫描单元及扫描链,属于集成电路可测性设计领域。本发明使用新型低扫描功耗扫描单元,通过增加1个或门控制扫描单元中二级锁存器单元的2个三态门在扫描阶段的切换活动,并通过一个高阈值PMOS作为电源门控,控制二级锁存器单元内部2个反相器的电源VDD,减少扫描阶段二级锁存器的动态功耗和组合逻辑的非必要动态功耗。另外增加一个测试向量输出端口P,其信号来源于扫描单元内部一级锁存器单元的输出,减少扫描阶段的传输路径延迟。本发明适用于使用数字电路可测性设计阶段,仅仅增加一个或门和一个高阈值PMOS,不影响原有逻辑电路功能,可达到减少移位阶段下的动态功耗的目的。
  • 一种面向2.5D双芯粒互连封装系统的测试电路-202311126155.5
  • 殷誉嘉;魏敬和;章震;何健;高营;田兴成;田青;王明杰;刘国柱;兰立奇;张正 - 中国电子科技集团公司第五十八研究所
  • 2023-09-04 - 2023-10-10 - G01R31/3185
  • 本发明公开一种面向2.5D双芯粒互连封装系统的测试电路,属于超大规模数字集成电路测试领域。本发明包括片间互连测试配置结构与面向片间互联的测试向量重定向结构,实现基于互连封装的芯粒系统中单个芯粒功能端口与中介层中未引出的互连端口的测试,实现了兼容原有单芯粒封装情况、及双芯粒互联封装后(a+b+c+d)个功能IO端口、及2n对片间互连传输端口的测试,通过增加8bit配置向量实现对双芯粒系统的快速配置。重定向后仅需10n个数据移位周期即可完成2n对互联端口的测试,即对互联端口进行测试时,将所输入的奇、偶向量重定向到互连数据传输的RX/TX端口组,不再经过系统的功能IO端口组。
  • 一种扫描链调整方法、装置、电子设备及可读存储介质-202310712637.2
  • 江小帆 - 南京芯驰半导体科技有限公司
  • 2023-06-15 - 2023-09-29 - G01R31/3185
  • 本申请公开了一种扫描链调整方法、装置、电子设备及可读存储介质,该方法包括:获取针对第一测试模式的多个第一扫描链中每个待检测模块的第一物理位置信息,其中,多个第一扫描链首尾相接形成针对第二测试模式的第二扫描链;基于每个第一扫描链中每个待检测模块的第一物理位置信息,对每个第一扫描链进行调整,得到调整后的第一扫描链;调整后的第一扫描链的长度,小于第一扫描链的长度;将每个调整后的第一扫描链作为一个元素,确定每个调整后的第一扫描链的第二物理位置信息;基于每个调整后的第一扫描链的第二物理位置信息,对第二扫描链进行调整,得到调整后的第二扫描链;调整后的第二扫描链的长度,小于第二扫描链的长度。
  • 用于扫描测试的电路和方法-202310271696.0
  • V·N·斯里尼瓦桑;M·沙玛;S·K·瓦特斯;U·C·斯利瓦斯塔瓦 - 意法半导体国际有限公司
  • 2023-03-20 - 2023-09-22 - G01R31/3185
  • 在一个实施例中,一种用于执行扫描测试的方法包括:生成第一扫描时钟信号和第二扫描时钟信号;将第一扫描时钟信号和第二扫描时钟信号分别提供给第一扫描链和第二扫描链,其中当扫描使能信号被断言时,第一扫描时钟信号和第二扫描时钟信号包括相应第一移位脉冲,并且当扫描使能信号被解除断言时,第一扫描时钟信号和第二扫描时钟信号包括相应第一捕获脉冲,其中第一扫描时钟信号和第二扫描时钟信号的第一移位脉冲对应于第一时钟信号的第一时钟脉冲,其中第一扫描时钟信号的第一捕获脉冲对应于第一时钟信号的第二时钟脉冲,并且其中第二扫描时钟信号的第一捕获脉冲对应于与第一时钟信号不同的第二时钟信号的第一时钟脉冲。
  • 一种边界扫描链自检测逻辑电路及自检测方法-202310782847.9
  • 梅燃燃;韩雪涛;孙德滔;杨丹;程志勇 - 深圳市微特精密科技股份有限公司
  • 2023-06-28 - 2023-09-19 - G01R31/3185
  • 本发明公开了一种边界扫描链自检测逻辑电路及自检测方法,包括边界扫描控制器和由若DUMMY卡级联组成的扫描链;本发明可通过控制器的IO一次性接通完整的边界扫描链进行自检测;当完整的边界扫描链测试故障时,为了精准的定位故障点,将通过逐步增加边界扫描链长度的方法,一步一步进行JTAG连接器线路和DUMMY卡的故障自检测并排除,最终完成整条链的JTAG连接器线路和DUMMY卡的故障自检测,其可靠性高;自检测完成后,进入待测板的边界扫描测试状态;在边界扫描链没问题的情况下,为了节省时间,可在接通完整的边界扫描链后,跳过自检测,直接进入待测板的正常边界扫描测试状态。
  • 一种扫描测试电路、方法及芯片-202310655330.3
  • 王海金 - 上海类比半导体技术有限公司
  • 2023-06-05 - 2023-09-19 - G01R31/3185
  • 本申请实施例提供一种扫描测试电路、方法及芯片。该扫描测试电路包括待测试电路,监测模块及控制模块,通过复用待测试电路在进行扫描测试时所必需的第一信号输入端,将第一信号输入端与监测模块的测试信号输入端连接,使得测试信号输入待测试电路时可同时输入监测模块而不需要增加额外的输入管脚,降低了扫描测试的成本与设计的复杂度。
  • 一种测试电路-202210203941.X
  • 廖春和;蔡燕飞;王俊;刘旭;王代平 - 中芯国际集成电路制造(上海)有限公司
  • 2022-03-02 - 2023-09-12 - G01R31/3185
  • 本申请提供一种测试电路,包括:数据延迟电路,用于对接收的数据测试信号进行延迟处理,并将延迟后的数据信号输出至所述待测触发器的数据端;第一负载模块,包括第一负载单元,所述第一负载单元包括第一控制电路和第一负载;时钟延迟电路,用于对接收的时钟测试信号进行延迟处理,并将延迟后的时钟信号输出至所述待测触发器的时钟端;第二负载模块,包括第二负载单元,所述第二负载单元包括第二控制电路和第二负载。本申请技术方案可以提高对触发器的建立时间和保持时间的测试精度。
  • 一种用于JTAG测试的芯片安全防护系统及方法-202310627554.3
  • 袁晋瑜;李阳 - 青岛本原微电子有限公司
  • 2023-05-30 - 2023-08-29 - G01R31/3185
  • 本发明属于芯片安全防护领域,公开了一种用于JTAG测试的芯片安全防护系统及方法,系统包括CPU、Boot Rom存储器、FLASH、外设模块、系统总线和保护单元;所述保护单元用于保护芯片内部的安全区域,防止在安全模式下通过JTAG访问安全区域内的数据。本发明将芯片内部存储重要数据的区域划分为安全区域,非重要区域划分为非安全区域,设计保护单元,当JTAG连接进行测试时,会先判断保护单元返回的芯片的安全状态,若为安全状态,则JTAG无法访问安全区域,从而阻止JTAG对芯片的探查,提升芯片的安全性。
  • 一种FPGA测试用的多工位快速配置装置及其配置方法-201510765771.4
  • 王延政;王裕昌;周军 - 上海复旦微电子集团股份有限公司
  • 2015-11-11 - 2023-08-18 - G01R31/3185
  • 一种FPGA测试用的多工位快速配置装置及其配置方法,测试模块向配置模块发送操作指令,实现操作工位的选择、配置回读操作类型的选择、配置模式的选择,接收配置模块返回的操作结果,配置模块接收测试模块的操作指令,将操作指令发送给配置适配器,配置适配器根据操作指令完成对待测FPGA芯片的配置以及对配置数据的回读,将回读数据发送给测试模块。本发明实现同时对多颗待测FPGA芯片的配置操作,且实现对配置数据的回读操作,支持多种配置模式可选,兼容多种测试平台,实现配置适配器与待测FPGA芯片的隔离保护及动态电平匹配,配置适配器工作时不占用测试程序的向量及通道资源,节省了存储介质,简化了硬件设计,配置数据更新灵活,并节省了配置时间。
  • 一种三维堆叠封装芯片的可配置并行测试电路及方法-202310335526.4
  • 张庆平;詹文法;潘盼;郑江云;蔡雪原;吴兆旺;梁琦 - 安庆师范大学
  • 2023-03-30 - 2023-08-08 - G01R31/3185
  • 本发明公开了一种三维堆叠封装芯片的可配置并行测试电路及方法,所述测试电路包括可配置边界扫描单元对,所述三维堆叠封装芯片具有多层小芯粒,所述可配置边界扫描单元对包括用于与小芯粒输入端口连接的第一可配置边界扫描单元以及用于与小芯粒输出端口连接的第二可配置边界扫描单元,第一可配置边界扫描单元与第二可配置边界扫描单元通过不同控制信号配置成不同模式,每层小芯粒上设置多个可配置边界扫描单元对,每层小芯粒上的多个可配置边界扫描单元对按照不同模式进行串接,相邻层小芯粒上的可配置边界扫描单元对级联;本发明的优点在于:实现扫描链条数灵活配置,有利于实际应用,且制造成本低。
  • 嵌入式边界扫描控制器-202111013149.X
  • 文佳;马建民;潘皓;任然 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
  • 2021-08-31 - 2023-08-04 - G01R31/3185
  • 本发明公开的一种嵌入式边界扫描控制器,兼容性好,可同时接入多个数字芯片或多个边界扫描测试链。本发明通过下述技术方案实现:边界扫描控制器JTAG集成在模块板卡内,并含有嵌入在逻辑部电路中的GTX收发器和高速通道的Zynq芯片,运行在Zynq芯片PS上的嵌入式边界扫描测试软件,通过边界扫描链与TCK/TMS/TDO/TRST交互数据的被测电路单元,生成并行模式和控制序列和动态分配串行模式,通过千兆以太网接口和对外接口,调试异步收发传输器UART、远端测模块,以及通过CAN总线与系统主控模块多扫描链接入进行通信的被测模块1、被测模块2被测模块3,…,n个被测模块,实现边界扫描测试。
  • 一种基于FPGA的IP测试系统及其测试电路-202223538726.X
  • 罗会龙 - 深圳市德明利技术股份有限公司
  • 2022-12-29 - 2023-07-21 - G01R31/3185
  • 本实用新型提供了一种基于FPGA的IP测试系统及其测试电路,I P测试系统包括上位机、USB‑UART转换器、FPGA测试板和输出检测设备:所述上位机连接USB‑UART转换器,所述USB‑UART转换器连接FPGA测试板,所述FPGA测试板连接待测I P,所述待测I P连接输出检测设备;所述上位机,用于通过USB端口负责将控制信号传出/将控制信息读回;所述USB‑UART转换器,用于将信息进行USB与UART协议之间转换,并且传递给上位机或者传递给FPGA测试板;本实用新型通过与FPGA测试板通讯的方式修改对待测I P样品的激励,减少了重复下载的时间,并且修改完激励后会将修改后的激励信息传回,可用作对比校验,减少了操作出错的可能性。
  • 具有电源毛刺检测和电源毛刺自测试功能的芯片-202211709711.7
  • 陈品文;陈冠中 - 联发科技股份有限公司
  • 2022-12-29 - 2023-07-07 - G01R31/3185
  • 示出了芯片内的电源毛刺检测和电源毛刺自测试。在芯片中,处理器具有电源端、毛刺检测器和自测试电路。电源端用于接收电源。毛刺检测器耦接到处理器的电源端,用于检测电源毛刺。自测试电路包括毛刺产生器和毛刺控制器,毛刺控制器控制毛刺产生器在芯片内产生自测试毛刺信号,以对所述毛刺检测器进行测试。本申请的自测试毛刺信号由芯片自身产生,不需要额外的测试垫测试毛刺检测器。
  • 一种进入芯片测试模式的电路及其控制方法-201810456967.9
  • 何再生 - 珠海一微半导体股份有限公司
  • 2018-05-14 - 2023-07-07 - G01R31/3185
  • 本发明涉及一种进入芯片测试模式的电路及其控制方法,该电路包括一个上电复位逻辑模块和一个计数译码逻辑模块,通过复用现有的芯片引脚,设计了基于独热码计数的所述计数译码逻辑模块来进入并切换各种测试模式,节省了芯片的引脚资源,提高芯片的测试效率,且在驱动时钟跳变的情况下使芯片测试保持在扫描链测试模式下,有利于提高扫描链的测试覆盖率。
  • ATE设备中触发信号同步方法及系统-202310271337.5
  • 杨军;李磊;李利民 - 苏州芯迈智能科技有限公司
  • 2023-03-20 - 2023-07-04 - G01R31/3185
  • 本方案涉及一种ATE设备中触发信号同步方法及系统。所述方法包括:通过ATE设备内部的同步板卡上FPGA芯片生成触发信号,触发信号通过ATE设备内部的背板走线传输到各个资源板卡;通过各个资源板卡上FPGA内部的触发器及进位链,捕获有效的触发信号的各个延时参数并反馈至同步板卡;同步板卡从各延时参数选择一个作为参考参数,根据各个延时参数利用FPGA内部的ODLEAY资源调整输出触发信号的相位,完成触发信号的同步。通过各通道的触发信号完成系统链路延时检测,再通过各通道反馈的延时参数调整触发信号的相位关系,最终可实现同步板卡到各个资源板卡触发信号的实时同步,且在FPGA内部完成,占用资源少,可移植性强,有效解决印制板布线问题,节约成本。
  • 基于压缩环境的故障扫描链屏蔽方法-202310152503.X
  • 钱静洁;马凌 - 无锡玖熠半导体科技有限公司
  • 2023-02-22 - 2023-06-23 - G01R31/3185
  • 本申请公开基于压缩环境的故障扫描链屏蔽方法,涉及EDA检测领域,确定芯片扫描链总数及最大故障扫描链数目,生成待测向量集和屏蔽信号;依次选取测试向量,根据屏蔽信号及故障排列组合对扫描链进行故障屏蔽诊断,确定目标扫描链;更新屏蔽信号,在检测故障覆盖率满足系统设定阈值时,生成目标测试向量集和目标屏蔽信号集;屏蔽信号解码器根据目标测试向量和目标屏蔽信号对目标扫描链进行屏蔽测试,根据扫描链压缩器的压缩响应输出对扫描链故障进行诊断分析。遵照故障检测权重越高的扫描链越需要被先观察,屏蔽权重值越低的组合中出现次数越高的扫描链越需要屏蔽原则确定测试向量和屏蔽信号,可以大幅提高诊断效率和诊断精度。
  • 一种FPGA芯片中查找表的检测电路及检测方法-202210259790.X
  • 王国伟;田军;张浩琛;董登基;贾红;程显志 - 厦门智多晶科技有限公司
  • 2022-03-16 - 2023-06-23 - G01R31/3185
  • 本发明公开了一种FPGA芯片中查找表的检测电路及检测方法,所述检测电路包括依次串联的多个检测单元,每个检测单元包括2(N‑1)个N输入的LUT、N‑1个时序检测寄存器以及N‑1个扇出修正寄存器,其中,第一级LUT的N个输入端分别连接N个数据输入口,每两级LUT后连接有一个时序检测寄存器,第2i‑1级LUT的组合逻辑输出端O连接至第2i级LUT的第一输入端,第2i级LUT的组合逻辑输出端O连接至第i个时序检测寄存器的输入端,第i个时序检测寄存器的输出端连接第2i+1级LUT的第一输入端;第一个扇出修正寄存器的输入端连接第二个数据输入端口。本发明的检测电路修正了数据输入扇出随LUT个数变化的缺陷,改善了时序不同步问题,提高了LUT测试速度。
  • 单线总线电路中的扫描测试-202211570766.4
  • A·W·希耶塔拉;C·T·恩戈;R·L·邦奇 - QORVO美国公司
  • 2022-12-08 - 2023-06-09 - G01R31/3185
  • 本公开中描述一种单线总线电路中的扫描测试。所述单线总线电路仅具有一个外部引脚用于连接到单线总线。鉴于实行所述扫描测试需要多个物理引脚,所述单线总线电路必须提供所述扫描测试所需的额外引脚。在本文公开的实施例中,所述单线总线电路包含被测试的通信电路,以及经由多个内部引脚耦合到所述通信电路的驱动器电路。所述驱动器电路使用所述内部引脚的子集作为输入引脚,并且使用所述内部引脚的另一子集作为输出引脚,以在所述通信电路中实行所述扫描测试。因此,可以在不向所述单线总线电路添加额外外部引脚的情况下执行所述扫描测试,从而帮助减少所述单线总线电路的复杂性和占用空间。
  • 扫描寄存器及其操作方法、扫描链、芯片-202310204146.7
  • 李建国 - 海光信息技术股份有限公司
  • 2023-03-06 - 2023-06-02 - G01R31/3185
  • 一种扫描寄存器及其操作方法、扫描链、芯片。该扫描寄存器包括使能端、数据输入端、扫描输入端、触发器单元和输出控制单元。使能端根据使能信号控制扫描寄存器处于工作模式或扫描模式;数据输入端在工作模式下接收第一数据信号;扫描输入端在扫描模式下接收第一扫描信号;触发器单元包括输入端、第一输出端和与第一输出端反相的第二输出端,在工作模式或扫描模式下通过第一输出端输出与第一数据信号对应的第一输出信号或与第一扫描信号对应的第一输出信号;输出控制单元与触发器单元连接且包括扫描输出端,控制扫描输出端在扫描模式下输出与第一数据信号对应的第一输出信号,在工作模式下输出常值信号。该扫描寄存器能降低动态功耗。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top