[发明专利]半导体存储器装置及其制造方法在审

专利信息
申请号: 201910831000.9 申请日: 2019-09-04
公开(公告)号: CN111354711A 公开(公告)日: 2020-06-30
发明(设计)人: 李东俊;申相澈;金奉秀;金志永 申请(专利权)人: 三星电子株式会社
主分类号: H01L23/528 分类号: H01L23/528;H01L21/768;H01L27/108;H01L21/8242
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 赵南;张帆
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体存储器装置可包括:衬底;位线结构,其在衬底上在一个方向上延伸,位线结构包括侧壁;存储节点接触件,其位于位线结构的侧壁上;第一间隔件和第二间隔件,它们位于位线结构的侧壁与存储节点接触件之间,第一间隔件与第二间隔件通过第一间隔件与第二间隔件之间的空间分离;位线结构上的层间电介质层,层间电介质层包括底表面;间隔件封盖图案,其从层间电介质层的底表面朝着第一间隔件与第二间隔件之间的空间向下延伸;以及着陆焊盘结构,其穿过层间电介质层,着陆焊盘结构耦接至存储节点接触件。
搜索关键词: 半导体 存储器 装置 及其 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910831000.9/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件以及制造半导体器件的互连结构的方法-202310467664.8
  • 崔宰铭;金泰善;李长根;徐康一 - 三星电子株式会社
  • 2023-04-26 - 2023-10-27 - H01L23/528
  • 本公开提供了半导体器件以及制造半导体器件的互连结构的方法。提供一种半导体器件,该半导体器件包括互连结构和连接到互连结构的至少一个前段制程(FEOL)元件,该互连结构包括:第一金属图案或通路结构,在其侧壁上具有间隔物结构;和第一层间电介质(ILD)层,形成在其侧壁上具有间隔物结构的第一金属图案或通路结构的侧部处,其中间隔物结构包括与第一ILD层中包括的材料不同的电介质材料。
  • 一种板级扇出封装结构及方法-202310937647.6
  • 马书英;申九林 - 华天科技(江苏)有限公司
  • 2023-07-28 - 2023-10-24 - H01L23/528
  • 本发明公开了一种板级扇出封装结构及方法,所述结构包括:芯片;无源器件;塑封料,所述塑封料将芯片和无源器件并排封装,其中芯片的正面朝下;金属重布线层,所述金属重布线层通过钝化层间隔堆叠于芯片的正面,与芯片及无源器件导通;信号导出结构,布置于金属重布线层上;散热结构,布置于芯片的背面。本发明采用大板级RDL封装代替传统的基板和倒装焊接,可以使得产品整体结构更轻薄,且大板级封装,可以大幅提高产出效率,显著降低生产成本;还可避免芯片与基板回流焊接的高温制程,在简化工艺的同时能够减少产品变形翘曲及应力积累的问题;在芯片的背面制作有散热结构,可以提高产品的散热效果。
  • 集成电路器件及其制造方法-202310468870.0
  • 林晋申;卢永峰;甘皓天;廖人政 - 台湾积体电路制造股份有限公司
  • 2023-04-27 - 2023-10-24 - H01L23/528
  • 一种集成电路(IC)器件包括具有电源控制电路的衬底、前侧金属层和背侧金属层以及第一和第二馈送贯通孔(FTV)。前侧金属层具有第一和第二前侧电源轨。背侧金属层具有第一和第二背侧电源轨。第一FTV延伸穿过衬底,并将第一前侧电源轨耦接到第一背侧电源轨。第二FTV延伸穿过衬底并将第二前侧电源轨耦接到第二背侧电源轨。电源控制电路耦接到第一和第二前侧电源轨,并且是可控制以将第一前侧电源轨电连接到第二前方电源轨,或者将第一前侧电源轨与第二前侧电源轨电性断开连接。本申请的实施例还涉及制造集成电路器件的方法。
  • 半导体封装及其制造方法-202211554661.X
  • 徐元一 - 三星电子株式会社
  • 2022-12-05 - 2023-10-24 - H01L23/528
  • 公开了一种半导体封装及其制造方法。该半导体封装包括:堆叠在衬底上并在其顶表面上包括第一焊盘和第二焊盘的半导体芯片、以及将第一焊盘和第二焊盘连接到衬底的接合布线。半导体芯片在第一方向和与第一方向相反方向上交替地突出。半导体芯片具有与另一半导体芯片间隔开的第一横向表面。半导体芯片的顶表面上设置有沿第一横向表面延伸的第一布置线和从第一布置线的相对端延伸的第二布置线。其中,随着第一布置线与第二布置线之间的距离增加,第二布置线与第一横向表面之间的距离增加。第一焊盘沿第一布置线布置。第二焊盘沿第二布置线布置。
  • 半导体器件及其制作方法-202110984595.9
  • 张永会 - 长鑫存储技术有限公司
  • 2021-08-25 - 2023-10-24 - H01L23/528
  • 本申请提供一种半导体器件及其制作方法,涉及半导体技术领域,解决半导体器件的电学性能差的技术问题,该半导体器件包括衬底和位于衬底上的介质层;介质层中设有刻蚀停止层和位于刻蚀停止层上的第一金属层,第一金属层至少包裹刻蚀停止层的侧壁;衬底背离介质层的一侧设有通孔,通孔中填充有导电体,导电体贯穿通孔的底部与第一金属层电导通。本申请提供的半导体器件的电学性能好。
  • 半导体装置及其制造方法-201910517155.5
  • 川崎裕二;吉野学 - 三菱电机株式会社
  • 2019-06-14 - 2023-10-24 - H01L23/528
  • 本发明目的是提供能够缓和台阶的半导体装置及其制造方法。本发明涉及的半导体装置具备:第1层间绝缘膜,具有第1开口;第2层间绝缘膜,具有俯视观察时与第1开口重叠且露出第1配线层的第2开口;第2配线层;第3层间绝缘膜;以及SOG(Spin on Glass)膜,以俯视观察时与第1开口重叠的方式形成,第2开口的开口面积比第1开口大,在剖视观察时,在将第1开口的宽度即第1开口宽度设为W1,将第2开口的宽度即第2开口宽度设为W2,将从半导体衬底表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1,以及将从半导体衬底表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时,满足(H2‑H1)/((W2‑W1)/2)≤3.6。
  • 半导体元件-202211627414.8
  • 蔡志楹;王瑞僧;陈益义 - 南亚科技股份有限公司
  • 2022-12-16 - 2023-10-20 - H01L23/528
  • 本公开提供一种半导体元件。该半导体元件包括一半导体基底、一接触结构、一第一导电元件以及一第一介电间隙子结构。该半导体基底包括一主动区与一隔离结构。该接触结构位于该半导体基底的该主动区上。该第一导电元件位于该半导体基底的该隔离结构上。该第一介电间隙子结构位于该接触结构与该第一导电元件之间。该第一介电间隙子结构具有面向该第一导电元件的一第一凹面。
  • 电子器件和半导体器件-202310328773.1
  • 仮屋崎修一;及川隆一 - 瑞萨电子株式会社
  • 2023-03-30 - 2023-10-20 - H01L23/528
  • 本公开涉及一种电子器件和半导体器件。布线板具有与第一半导体器件重叠的第一区域,并且具有不与第一半导体器件和第二半导体器件中的每一者重叠的第二区域。布线板的第一信号布线具有在第一区域中的第一部分和在第二区域中的第二部分。在布线板的厚度方向上,第二部分在被提供有基准电位的两个接地图案之间,而第一部分具有不位于被提供有基准电位的两个接地图案之间的部分。第一部分具有第一宽部分,第一宽部分具有比第二部分的宽度大的宽度。
  • 半导体器件-202310410247.X
  • 都桢湖;柳志秀;李在夏 - 三星电子株式会社
  • 2023-04-14 - 2023-10-20 - H01L23/528
  • 根据本公开的一些实施例,一种半导体器件包括:第一电力轨,被配置为提供第一电压并且沿第一方向延伸;衬底,包括具有第一导电类型的第一阱和具有第二导电类型的第二阱;第一阱上的第一阱分接部,具有第一导电类型;第一阱上的第一源/漏区,具有第二导电类型;第一源/漏区上的第一源/漏接触部,沿第二方向延伸并且电连接到第一电力轨;第一连接布线,电连接到第一源/漏接触部并且沿第一方向延伸;以及第一阱分接部上的第一阱接触部,电连接到第一连接布线。
  • 微电子装置及相关存储器装置、电子系统和方法-202111623846.7
  • S·R·苏雷沙;T·B·麦克丹尼尔 - 美光科技公司
  • 2021-12-28 - 2023-10-20 - H01L23/528
  • 本申请涉及微电子装置及相关存储器装置、电子系统和方法。一种微电子装置包括导电结构、金属氮化物材料和金属硅化物材料。所述导电结构包括具有第一宽度的第一部分,以及在所述第一部分下方且延伸到半导电材料中的第二部分。所述第二部分具有限定额外宽度的锥形轮廓,所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度。所述金属氮化物材料基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面。所述金属硅化物材料基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
  • 芯片结构、AIP封装结构及雷达传感器-202321137931.7
  • 陆建刚;陈哲凡 - 加特兰微电子科技(上海)有限公司
  • 2023-05-11 - 2023-10-20 - H01L23/528
  • 本公开实施例提供了一种芯片结构、AIP封装结构及雷达传感器,所述芯片结构包括芯片,所述芯片的第一表面设有芯片焊盘;所述芯片结构还包括绝缘层和连接结构层,所述绝缘层设置在所述第一表面,且在与所述芯片焊盘对应的位置设置有通孔,以暴露出所述芯片焊盘;所述连接结构层设置在所述绝缘层的通孔位置处,以电连接所述芯片焊盘,所述连接结构层的正投影与所述芯片焊盘的正投影相重叠。
  • 具有气腔的半导体元件-202211616970.5
  • 丘世仰 - 南亚科技股份有限公司
  • 2022-12-15 - 2023-10-17 - H01L23/528
  • 本公开提供一种具有一气腔的半导体元件。该半导体元件具有一基底、一第一图案化导电层、一第一介电层以及一第二图案化导电层。该第一图案化导电层设置在该基底上。该第一介电层设置在该第一图案化导电层上。该第二图案化导电层设置在该第一介电层上。该半导体元件在该第一图案化导电层与该第二图案化导电层之间具有一气腔。
  • 存储器及其形成方法-201711295945.0
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2017-12-08 - 2023-10-13 - H01L23/528
  • 本发明提供了一种存储器及其形成方法。利用依次设置在位线传导层上的位线保形层、位线分隔夹层和位线掩蔽层构成位线传导层的侧墙隔离结构,并且由于位线分隔夹层的介电常数低于位线保形层和位线掩蔽层的介电常数,从而可相应地减小位线传导层的侧墙隔离结构的介电常数,即相当于形成在相邻的位线传导层之间的介质材料的介电常数较小,从而可有效降低相邻的位线传导层之间的耦合电容,避免相邻的位线传导层相互串扰的问题,有利于实现存储器尺寸的缩减。
  • 半导体封装-202320896253.6
  • 郭鸿毅;谢政杰;余国宠;余振华 - 台湾积体电路制造股份有限公司
  • 2023-04-20 - 2023-10-13 - H01L23/528
  • 本实用新型提供一种半导体封装。所述半导体封装包括:第一半导体晶粒,包括衬底及形成于衬底的前侧处的晶体管;配电网路,在衬底的背侧处散布且穿透过衬底,以向晶体管提供电源信号及接地信号;介电材料,在侧向上环绕第一半导体晶粒;以及第二半导体晶粒,具有与第一半导体晶粒接合的中心部分及与介电材料接触的周边部分。
  • 半导体封装件-202320370841.6
  • 刘玮玮 - 日月光半导体制造股份有限公司
  • 2023-03-02 - 2023-10-13 - H01L23/528
  • 本实用新型提供了一种半导体封装件,包括:电子元件,具有有源面;互连结构,包括:第一金属层,位于有源面上方;第二金属层,位于第一金属层上,第一金属层的第一金属和第二金属层的第二金属不同,第二金属层相对于第一金属层的侧壁凸出,第一金属层和第二金属层形成第一折角;封装层,位于有源面上并且包覆第一金属层和第二金属层。本实用新型的目的在于提供一种半导体封装件,以至少实现增强半导体封装件的结构稳定性。
  • 集成电路-202321193553.4
  • 杨忠傑;吕宗庭;彭永州 - 台湾积体电路制造股份有限公司
  • 2023-05-17 - 2023-10-13 - H01L23/528
  • 一种集成电路包括:金属导线阵列,其在金属层中,该金属层覆盖由基板支撑的绝缘层;第一金属段行列,其在该金属层中在金属导线阵列中的第一金属导线与第二金属导线之间有多个金属段;以及电路,其具有第一输入端及第二输入端。第一输入端连接至第一金属导线,第二输入端连接至第二金属导线,第一金属导线的第一长度等于第二金属导线的第二长度。
  • 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备-202310993834.6
  • 朱慧珑;叶甜春 - 中国科学院微电子研究所
  • 2021-02-09 - 2023-10-10 - H01L23/528
  • 公开了一种侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。根据实施例,半导体装置可以包括:承载衬底,具有彼此相邻的第一区和第二区;第一区上的半导体器件;以及第二区上的互连结构。互连结构可以包括:电隔离层;电隔离层中在竖直方向上交替设置的互连线层与过孔层,其中,互连线层中设置有互连线,过孔层中设置有过孔,半导体器件中的至少一部分需要电连接的部件与互连结构中相应高度处的互连线和/或过孔在横向上通过各自的侧壁相接触并因此电连接;以及电隔离层中的散热管道,其中,散热管道包括横向延伸部分。
  • 一种重布线层的线路结构及芯片-202310797411.7
  • 陈晓山;楼久怀 - 南京砺算科技有限公司;砺算科技(上海)有限公司
  • 2023-07-03 - 2023-10-10 - H01L23/528
  • 本发明公开了一种重布线层的线路结构及芯片。该重布线层线路结构包括:电源走线、接地走线以及呈阵列排布的至少两个电源焊盘和至少两个接地焊盘;各电源焊盘与各接地焊盘在第一方向上交替排布,且各电源焊盘与各接地焊盘在第二方向上交替排布;其中,第一方向与第二方向垂直;电源走线包括至少一条第一电源线路和至少一条第二电源线路,接地走线包括至少一条第一接地线路和至少一条第二接地线路;第二电源线路与第一电源线路连接,第二接地线路与第一接地线路连接;第二电源线路与第二接地线路交替排布为叉指形状。本发明可使芯片上的电路元件通过金属凸点得到足够的电能,提高芯片的供电质量。
  • 一种半导体封装结构-202310952414.3
  • 魏丽丽 - 长鑫科技集团股份有限公司
  • 2023-07-28 - 2023-09-29 - H01L23/528
  • 本公开涉及半导体领域,提供了一种半导体封装结构。半导体封装结构包括基板、第一芯片结构、中介层、第二芯片结构和连接线。其中,基板上具有第一焊盘,第一芯片结构位于基板上。中介层位于第一芯片结构上,且中介层上具有第一焊球和第二焊盘。第二芯片结构位于中介层上,且第二芯片结构上具有第二焊球,第二焊球与对应的第一焊球键合。连接线连接第一焊盘和第二焊盘,其中,连接线包括信号层和接地层,接地层至少包围部分信号层,信号层与接地层之间填充绝缘层。
  • 半导体芯片及半导体装置-202210897065.5
  • 南川和生 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-28 - 2023-09-29 - H01L23/528
  • 实施方式提供可靠性高的半导体芯片及半导体装置。实施方式的半导体芯片具有:半导体基板,具有基板上表面,具有在与基板上表面平行的第1方向上排列设置的第1区域及第2区域;第1布线,在第1区域中,设置于基板上表面之上;第2布线,在第2区域中,设置于基板上表面之下,第2布线的上表面比第1布线的下表面靠下;以及第1绝缘膜,在第2布线之上,与第1布线分离地设置。
  • 互连结构及其制造方法-202310241190.5
  • 林君明 - 林君明
  • 2023-03-14 - 2023-09-19 - H01L23/528
  • 本揭露书提供一种互连结构及一种用于形成互连结构的方法。所述互连结构包括第一金属线路、在所述第一金属线路上方的第一层间介电(ILD)层、在所述第一金属线路上方的第一导电特征,其中所述第一导电特征的至少一部分被所述第一ILD层横向围绕,且所述第一导电特征的侧壁具有锯齿轮廓。
  • 半导体结构及其制备方法-202310975730.2
  • 汪逸航;朱子凡 - 长鑫科技集团股份有限公司
  • 2023-08-02 - 2023-09-19 - H01L23/528
  • 本公开涉及一种半导体结构及其制备方法。本公开的半导体结构包括:衬底以及依次层叠于衬底的表面上的第一介质层、第二介质层和轮廓改善层,第一介质层、第二介质层和轮廓改善层的材料均包括含碳的低K介质材料。第一介质层的含碳量大于第二介质层的含碳量,第二介质层的含碳量大于轮廓改善层的含碳量。轮廓改善层、第二介质层和第一介质层中设置有贯穿的金属互连凹槽。半导体结构中还包括导电层,导电层设置于金属互连凹槽内。上述半导体结构能够通过刻蚀制备槽壁笔直程度较高的金属互连凹槽,能够得到较小的金属线间的寄生电容,进而实现较低的芯片的延迟。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top