[发明专利]半导体存储装置在审
| 申请号： | 201910580325.4 | 申请日： | 2019-06-28 |
| 公开（公告）号： | CN111326196A | 公开（公告）日： | 2020-06-23 |
| 发明（设计）人： | 渡边稔史;安彦尚文;酒向万里生 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够实现高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备存储单元、连接在所述存储单元的字线、连接在所述存储单元的源极线及控制电路，所述控制电路构成为，对所述字线施加第1电压，在施加所述第1电压后，施加大于所述第1电压的第2电压，在施加所述第2电压后，施加大于所述第1电压且小于所述第2电压的第3电压，且对应于所述字线被施加所述第2电压的时刻而对所述源极线施加第4电压，在施加所述第4电压后，施加小于所述第4电压的第5电压。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910580325.4/，转载请声明来源钻瓜专利网。
- 上一篇：电子组件
- 下一篇：步进梁式连续加热炉和用于运行步进梁式连续加热炉的方法
- 同类专利
- 一种集成于FPGA的动态多启动电路与FPGA-202110267498.8
- 蔡旭伟;张亭亭;古生霖;王兴兴;贾红;陈维新;韦嶔;程显志 - 厦门智多晶科技有限公司
- 2021-03-11 - 2023-10-27 - G11C16/08
- 本发明涉及一种集成于FPGA的动态多启动电路与FPGA，该电路包括：接收模块、重配置触发模块、地址选择模块以及重配置模块，其中，接收模块，用于接收编码数据；重配置触发模块，用于对编码数据进行译码，得到译码数据，并判断译码数据是否与预设的重配置特征码匹配，若匹配则触发重配置，并根据匹配的重配置特征码选取对应的重配置模式；地址选择模块，用于读取地址选择控制字，并根据地址选择控制字选择相应模式的启动地址；重配置模块，用于根据选取的重配置模式以及启动地址读取配置数据完成重配置过程。本发明的集成于FPGA的动态多启动电路，通过四组编码启动用户重配置，相比于使用指令集方式更为简便易用。
- 堆叠式存储器装置及字线驱动器-202210398125.9
- 叶腾豪;彭武钦;林志铭;吕函庭 - 旺宏电子股份有限公司
- 2022-04-15 - 2023-10-24 - G11C16/08
- 本公开提供一种堆叠式存储器装置及其字线驱动器。字线驱动器包括第一字线信号产生电路、第二字线信号产生电路、第一电压产生器以及第二电压产生器。第一字线信号产生电路根据控制信号以选择第一电压以及第二电压的其中之一来产生第一字线信号。第二字线信号产生电路根据控制信号以选择第三电压以及第四电压的其中之一来产生第二字线信号。第一电压产生器提供第二电压。第二电压产生器提供第四电压。其中第一电压产生器与第二电压产生器相互独立。
- 集成电路及执行其的方法-202210548243.3
- 洪俊雄;洪硕男 - 旺宏电子股份有限公司
- 2022-05-18 - 2023-10-24 - G11C16/08
- 本公开提供了集成电路，包括具有用于并行存取存储器阵列数据的数据线的多个存储器阵列、输入输出接口、位于存储器阵列与输入输出接口之间的多个数据路径电路、多个运算电路以及数据分析电路。数据路径电路包括连接存储器阵列的各数据线的多个缓冲单元，每一缓冲单元包括多个储存元件。运算电路于缓冲单元中以连接各缓冲单元，并执行各缓冲单元的储存元件中的数据的功能，且平行配置以产生包括缓冲单元的操作结果的结果数据页。数据分析电路连接数据路径电路以执行结果数据页的功能以产生分析结果。本公开还提供了一种执行于集成电路的方法。
- 具有用于快速编程的已连接字线的存储器设备-201980005980.5
- X·杨;H-Y·曾;D·杜塔 - 闪迪技术有限公司
- 2019-02-09 - 2023-10-24 - G11C16/08
- 本发明公开了用于存储器单元的快速编程和读取操作的装置和技术。在编程和读取操作期间，用公共电压信号驱动包括选定字线和一个或多个相邻字线的一组字线。所述字线可永久性地彼此连接或通过开关连接。在另一种方法中，所述字线由公共电压信号单独驱动。在一组块中，存储器单元的一个块可设置有已连接字线，以提供相对高访问速度，而存储器单元的另一个块具有已断开的字线，以提供更高存储密度。在另一方面，字线的存储器单元被分成多个部分，并且最靠近行解码器的部分被保留，以实现高访问速度与低存储密度。
- 半导体存储装置-202010569047.5
- 李旭 - 铠侠股份有限公司
- 2020-06-19 - 2023-10-20 - G11C16/08
- 本发明提供能够提高动作的性能和存储单元的可靠性的半导体存储装置。本发明的实施方式的半导体存储装置具备存储单元阵列(21)、控制对阱区的施加电压的CPWELL电压控制电路(37)和控制对源极线(CELSRC)的施加电压的CELSRC电压控制电路(36)。在写入数据之前，针对选择栅极线(SGS)和字线(WL)，在第一定时使它们连接的晶体管导通，在第二定时施加接地电压来使晶体管关断。CELSRC电压控制电路(36)在从第一定时到第三定时之间的第四定时对源极线(CELSRC)施加第一电压，CPWELL电压控制电路(37)在从第一定时到第二定时之间的第五定时对阱区施加第一电压，在从第五定时到第二定时之间的第六定时施加接地电压。
- 基于子块位置操作存储器装置的方法和相关存储器系统-201810796330.4
- 朴世桓;金完东 - 三星电子株式会社
- 2018-07-19 - 2023-10-20 - G11C16/08
- 本公开提供了一种存储器装置、一种存储器系统以及一种操作存储器装置的方法。所述存储器装置可包括操作性地连接至共源极线和多条位线的存储器块，其中存储器块包括相对于共源极线和所述多条位线在存储器块中各自具有对应的位置的第一子块和第二子块。可通过从存储器装置外部接收命令和地址来操作存储器装置，并且基于包括被构造为响应于地址而被激活的字线的第一子块或第二子块的对应的位置，利用经过存储器块的第一预充电路径或者经过存储器块的第二预充电路径，响应于命令对存储器块执行预充电操作。
- 半导体装置和闪存存储器控制方法-201810616418.3
- 仓藤崇 - 瑞萨电子株式会社
- 2018-06-15 - 2023-10-20 - G11C16/08
- 本公开涉及半导体装置和闪存存储器控制方法。根据一个实施例，存储器控制器被配置为使得，当存储器控制器控制由第一主设备或第二主设备执行的对闪存存储器的写入/擦除处理时，存储器控制器能够在第一主设备正在对闪存存储器执行写入/擦除处理时禁止执行中的写入/擦除处理的中断，该中断是由于第二主设备对闪存存储器的访问造成的。
- 具有受控字线斜坡率的存储器装置以及相关联系统及方法-201910955883.4
- A·瓦希迪莫拉微;K·C·卡瓦利普拉普 - 美光科技公司
- 2019-10-09 - 2023-10-20 - G11C16/08
- 本文揭示具有受控字线斜坡率的存储器装置以及相关联的系统及方法。在一个实施例中，存储器装置包含至少一个电压调节器及多个字线。在存储器区的编程操作期间，所述存储器装置经配置以将所选择字线斜升到期望编程电压，同时使用所述至少一个电压调节器将电耦合到所述所选择字线的一或多个邻近未选择字线斜升到期望抑制电压。在一些实施例中，所述存储器装置斜升所述所选择字线及所述一或多个邻近未选择字线，使得当所述所选择字线达到所述期望编程电压时，所述一或多个邻近未选择字线达到所述期望抑制电压。在这些及其它实施例中，所述存储器装置将所述所选择字线斜升到所述期望编程电压而不浮动所述所选择字线。
- 用于具有多区段使能信号电压域的行解码器的设备和方法-202310210285.0
- 辛尙勋;朴尚坚 - 美光科技公司
- 2023-03-07 - 2023-10-17 - G11C16/08
- 本发明涉及用于具有多区段使能信号电压域的行解码器的设备、系统和方法。行地址经解码为预使能信号。第一区段使能信号和第二区段使能信号基于所述预使能信号产生。所述第一区段使能信号在第一电压域中，其中第一电压表示逻辑高，所述第二区段使能信号在第二电压域中，其中第二电压表示逻辑高，且所述预使能信号在第三电压域中，其中第三电压表示逻辑高。所述第二电压在所述第一电压与所述第三电压之间。字线驱动器信号基于所述第一区段使能信号和所述第二区段使能信号产生。
- 半导体存储装置以及存储器系统-201910580328.8
- 菅原昭雄;吉原正浩 - 铠侠股份有限公司
- 2019-06-28 - 2023-10-17 - G11C16/08
- 实施方式提供一种能够提高处理能力的半导体存储装置以及存储器系统。根据实施方式，半导体存储装置包含：第1及第2平面(PBP)，分别包含存储单元阵列(20)，该存储单元阵列(20)包含至少能够保存第1及第2数据的多个存储单元；控制电路(16)；以及输入输出电路(10)。第1数据(低页)通过第1读出动作(BR)确定。第2数据(上页)通过第2读出动作(AR)及第3读出动作(CR)确定。在接收到第1读出命令的情况下，控制电路从第1平面读出第1数据，从第2平面读出第2数据。在接收到第2读出命令的情况下，控制电路从第1平面读出第2数据，从第2平面读出第1数据。
- 闪存测试的筛选方法-202310952329.7
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2023-07-31 - 2023-10-13 - G11C16/08
- 本发明公开了一种闪存测试的筛选方法，包括：步骤一、按第一数据图形进行写入，包括：在各存储片中，同一行各存储位的数据都相同，相邻两行的数据相反。同一行中，相邻两列存储片的存储的数据相反。步骤二、进行短路缺陷测试，包括：步骤21、选定需要进行测试的两根位线以及存储片。步骤22、在第一选定存储片中选择存储数据为0的行作为选定行。步骤23、在第一选定存储片中选定用于读取的选定存储位，选定存储位为靠近第二位线一侧。步骤24、对选定存储位进行读取，将读取放大时间设置为有短路缺陷时较大的上拉时间和无短路缺陷是较小的上拉时间之间，以实现对短路缺陷的筛选。本发明能实现对位于场氧两侧的两根相邻的位线的短路缺陷的筛选。
- 非易失性存储器设备-201811212371.0
- 申知娟;任政燉;郑秉勋;朴廷埈 - 三星电子株式会社
- 2018-10-10 - 2023-10-13 - G11C16/08
- 非易失性存储器设备包括输出数据信号的输出驱动器。输出驱动器包括上拉驱动器和下拉驱动器。上拉驱动器包括具有多个P型晶体管的第一上拉驱动器和具有多个N型晶体管的第二上拉驱动器。下拉驱动器包括多个N型晶体管。具有不同电压电平的一个或多个电源电压被选择性地施加到上拉驱动器。第一电源电压被施加到第一上拉驱动器，并且第二电源电压被施加到第二上拉驱动器。
- 半导体器件以及半导体器件的操作方法-201910615392.5
- 李熙烈 - 爱思开海力士有限公司
- 2019-07-09 - 2023-10-13 - G11C16/08
- 本发明公开了半导体器件以及半导体器件的操作方法。一种操作半导体器件的方法，所述半导体器件包括：存储块，其包括多个字线；以及控制逻辑，其用于：对与所述多个字线之中的第一字线相对应的第一存储单元执行第一编程操作，对与相邻于所述第一字线的第二字线相对应的第二存储单元执行所述第一编程操作，对所述第一存储单元执行第二编程操作，对与相邻于所述第二字线的第三字线相对应的第三存储单元执行虚设编程操作，以及对所述第二存储单元执行所述第二编程操作。
- 非易失性存储器装置及其编程方法-201711419411.4
- 沈元补;赵志虎;金柄宅;金容锡;黄善劲 - 三星电子株式会社
- 2017-12-25 - 2023-10-13 - G11C16/08
- 本发明提供一种非易失性存储器装置及其编程方法。提供一种执行多个编程循环的非易失性存储器装置的编程方法。所述多个编程循环中的至少一个编程循环包括：在第一间隔和第二间隔期间将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过施加第一电平的串选择线电压来使选择的单元串的串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(HCI)编程操作。
- 存储器设备及其操作方法-202211222946.3
- 朴圣根;曹明宽 - 爱思开海力士有限公司
- 2022-10-08 - 2023-10-03 - G11C16/08
- 本文提供了存储器设备及其操作方法。该存储器设备可以包括：存储器单元串，包括与多条字线耦合的多个存储器单元；外围电路，被配置为执行将操作电压施加到被选择的字线的操作，并且将通过电压施加到多条字线之中的未被选择的字线的操作；以及操作控制器，被配置为控制外围电路以在操作已被执行之后执行放电操作，该放电操作从相对于存储器单元串位于中心部分的至少一条中心字线，到多条字线之中相对于存储器单元串而位于最外部分、与选择线相邻的字线，依次降低多条字线的电压。
- 半导体存储装置-202210791716.2
- 渡部忠兆;松尾浩司 - 铠侠股份有限公司
- 2022-07-05 - 2023-10-03 - G11C16/08
- 实施方式提供一种良好地进行动作的半导体存储装置。实施方式的半导体存储装置具备在第1方向上交替地排列的多个第1存储器层及多个第2存储器层。多个第1、2存储器层具备多个存储器串、及共通连接于这些存储器串的第1配线。多个第1、2存储器层具备：信号放大电路，电连接于第1配线；第2配线，连接于信号放大电路；第1开关晶体管，连接于第2配线；第3配线，经由第1开关晶体管而电连接于第2配线；及第4配线，不经由第1开关晶体管而电连接于第2配线。半导体存储装置具备：多个第1通孔接触电极，沿第1方向延伸且连接于多个第1存储器层中的第3配线；及多个第2通孔接触电极，沿第1方向延伸且连接于多个第2存储器层中的第4配线。
- 存储器芯片-201910723762.7
- 荒井健一;原田佳和 - 铠侠股份有限公司
- 2019-08-06 - 2023-10-03 - G11C16/08
- 根据实施方式，存储器芯片具备存储单元阵列、以及第1电路。所述第1电路对所述存储单元阵列的对象区域执行使用参数读取数据的第1处理。而且，所述第1电路在所述第1处理之后，执行改变所述参数的设定值并读取所述数据的第2处理。
- 包括NAND串的存储器设备及操作存储器设备的方法-201810722252.3
- 金完东;金兑炫;南尚完;朴商秀;郑宰镛 - 三星电子株式会社
- 2018-06-29 - 2023-10-03 - G11C16/08
- 为了操作包括多个NAND串的存储器设备，当选择的字线的电压增加时，使多个NAND串中未选择的NAND串浮置，以使得未选择的NAND串的沟道电压升高。当选择的字线的电压降低时，使未选择的NAND串的沟道电压放电。当选择的字线的电压增加时，可以通过使未选择的NAND串浮置以使得未选择的NAND串的沟道电压的升高与选择的字线的电压的增加一起发生来降低负载，当选择的字线的电压降低时，可以通过在选择的字线的电压降低时使未选择的NAND串的升高的沟道电压放电来降低负载。通过这样降低选择的字线的负载，可以缩短电压建立时间并提高存储器设备的操作速度。
- 非易失性存储器件及其编程方法-201711120376.6
- 沈烔教;朴相元;全秀昶 - 三星电子株式会社
- 2017-11-13 - 2023-09-26 - G11C16/08
- 提供了对包括N条串选择线、字线、第一位线组和第二位线组的非易失性存储器件进行编程的方法。该方法可以包括：响应于顺序施加的第一地址至第N地址，通过顺序地选择所述N条串选择线来顺序地对连接到字线和包括在第一位线组中的至少一条位线的第一存储器单元进行编程；然后响应于顺序施加的第N+1地址至第2N地址，通过顺序地选择所述N条串选择线之一来顺序地对连接到字线和包括在第二位线组中的至少一条位线的第二存储器单元进行编程。
- 半导体存储器件及其操作方法-201911233488.1
- 尹泰植;金大石;尹锡彻;朱鲁根 - 爱思开海力士有限公司
- 2019-12-05 - 2023-09-26 - G11C16/08
- 提供一种半导体器件及其操作方法。半导体存储器件包括：多个存储体，每个存储体包括多个单元区块和由相邻的单元区块共享的多个感测放大器；以及存储体控制电路，其适用于将根据包括存储体信息的刷新命令而选择的存储体的特定单元区块的正常字线激活，并且在预设延迟时间之后根据目标刷新命令而将不与所述特定单元区块共享感测放大器的单元区块的目标字线激活。
- 对非易失性存储器装置进行编程的方法-201710412107.0
- 崔允熙;李升妍;朱相炫 - 三星电子株式会社
- 2017-06-02 - 2023-09-26 - G11C16/08
- 提供了一种对非易失性存储器装置进行编程的方法。在对三维非易失性存储器装置进行编程的方法中，至少执行一次编程循环。编程循环包括用于对多个存储器单元中的被选择的存储器单元进行编程的编程步骤和用于验证被选择的存储器单元是否被编程通过的验证步骤。在对被选择的存储器单元进行编程时，可以改变施加到共同连接到所述多个存储器单元的共源极线的电压的电平。因此，在编程操作中，可以减小对共源极线进行充放电所需要的功耗，同时增大升压效率。
- 一种数据处理方法及相关装置-202180089479.9
- 李楠;伦志远;周威 - 华为技术有限公司
- 2021-01-20 - 2023-09-22 - G11C16/08
- 一种数据处理方法及相关装置，用于提升闪存的数据保护能力。本申请实施例方法包括：控制器启动对闪存的编程操作，若编程时间到达预设阈值时第一字线未编程完成，则控制器向闪存发送编程中断指令，编程中断指令用于暂停编程第一字线，以防止第一字线编程失败时导致第二字线产生不可纠码字。控制器备份第二字线，第二字线为与第一字线同层且已经完成编程的字线。
- 非易失性半导体存储装置-201910788300.3
- 吉井谦一郎;菅野伸一 - 铠侠股份有限公司
- 2019-08-26 - 2023-09-22 - G11C16/08
- 实施方式实现一种能够减轻控制器侧的处理负担的非易失性半导体存储装置。能够与控制器连接的非易失性半导体存储装置包含具有多个块的单元阵列和控制电路。所述控制电路按预定的编程顺序执行对所述多个块中通过所述控制器选择的写入目的地块所包含的多个页的编程动作。所述控制电路将对所述写入目的地块的下一个编程动作所对应的页地址向所述控制器通知。
- NOR闪存存储器的刷新方法及装置-202310800165.6
- 孙天宇 - 东芯半导体股份有限公司
- 2023-06-30 - 2023-09-19 - G11C16/08
- 本发明所涉及的NOR闪存存储器的刷新方法中用于在闪存单元的刷新中产生新的页地址，所述NOR闪存存储器中的闪存单元分为多个阵列，每个阵列包含多个块，每个块包含多个字线，每个字线包含多个页，所述刷新包括：从闪存单元的阵列的起始页地址开始，基于闪存单元的阵列的页地址，通过验证和扫描来判定是否存在需要刷新的闪存单元的第一步骤；依次产生新的页地址，对于新产生的每个页地址重复所述第一步骤的步骤；以及对于在所述第一步骤中判定为需要进行刷新的闪存单元，利用刷新程序进行刷新的第二步骤，所述NOR闪存存储器的刷新方法基于前一次的页地址以乱序方式产生下一个页地址。
- 半导体存储装置-202210624580.6
- 日冈健 - 铠侠股份有限公司
- 2022-06-02 - 2023-09-19 - G11C16/08
- 本发明提供能够适当地调整源极线层的电位的半导体存储装置。半导体存储装置(2)具备：取得电路，取得源极线层(320)的电位；以及第一调整电路，将源极线层(320)的电位调整为规定的目标电位。在取得电路中包括虚设柱(DP)，该虚设柱(DP)贯通多个布线层(332)，是端部与源极线层(320)连接的柱状体，且与布线层(332)交叉的部分作为晶体管发挥功能。
- 半导体存储器装置及操作该半导体存储器装置的方法-202211547256.5
- 文映朝;郭东勋 - 爱思开海力士有限公司
- 2022-12-05 - 2023-09-19 - G11C16/08
- 本申请涉及半导体存储器装置及操作该半导体存储器装置的方法。一种操作半导体存储器装置的方法包括：响应于编程命令，开始使用主验证电压和辅验证电压对被选存储器单元的编程操作；在编程操作期间接收编程挂起命令；以及响应于编程挂起命令，将未编程通过的阈值电压状态当中的至少一个辅电压验证结果信息改变为编程通过的阈值电压状态当中的至少一个数据模式。
- 存储器装置及其数据运算方法-202310182334.4
- 陈毓明;林纪舜 - 华邦电子股份有限公司
- 2023-03-01 - 2023-09-15 - G11C16/08
- 提供一种存储器装置及其数据运算方法。存储器装置包括存储阵列及比较器，存储阵列包括第一存储区块及第二存储区块。第一/第二存储区块分别根据第一/第二权重矩阵及第一/第二输入矩阵执行乘法及累加(MAC)运算以产生第一和/第二和。比较器对第一和与第二和进行比较。在第一配置中，第一输入矩阵的每一值与第二输入矩阵的每一值是相同的，且第一权重矩阵的每一值与第二权重矩阵的每一值是补数。在第二配置中，第一输入矩阵的每一值与第二输入矩阵的每一值是补数，且第一权重矩阵的每一值与第二权重矩阵的每一值是相同的。
- 存储器控制器及其操作方法-201910602133.9
- 朴世昶 - 爱思开海力士有限公司
- 2019-07-05 - 2023-09-15 - G11C16/08
- 本发明涉及一种用于存储装置的电路设计和操作技术，在一个实施方案中，该存储装置包括被配置成控制存储器装置的存储器控制器，该存储器装置包括多个存储块，每个存储块包括多个存储器单元。该存储器控制器可包括：存储器装置接口，被配置成执行与存储器装置的数据通信；以及软编程控制器，可通信地联接到存储器装置接口，并且被配置成对多个存储块之中的擦除目标存储块的擦除操作完成之前该擦除操作被暂停的迭代次数进行计数，并且在擦除操作完成之后，基于对擦除目标存储块的擦除操作被暂停的迭代次数，对该擦除目标存储块执行软编程操作。
- 存储器装置及其操作方法-201911392400.0
- 辛在贤 - 爱思开海力士有限公司
- 2019-12-30 - 2023-09-15 - G11C16/08
- 存储器装置及其操作方法。一种具有提高的读取可靠性的存储器装置包括：联接到第一全局线组的第一块和联接到第二全局线组的第二块；电压生成器，该电压生成器被配置为生成用于对第一块和第二块执行的操作的操作电压；块解码器，该块解码器被配置为生成用于从第一块中选择要执行主操作的存储器块作为选定块块选择信号；以及块电压控制器，该块电压控制器被配置为控制块解码器和电压生成器以：执行使选定块和根据块选择信号从第二块中选择的共享块的沟道区放电的沟道初始化操作；以及在沟道初始化操作之后，对选定块和共享块执行字线浮置操作。
- 专利分类
