[发明专利]一种晶圆及其制造方法、晶圆分割方法在审

专利信息
申请号: 201910549571.3 申请日: 2019-06-24
公开(公告)号: CN110265475A 公开(公告)日: 2019-09-20
发明(设计)人: 周厚德;陈鹏;顾超 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L29/06 分类号: H01L29/06;H01L21/3065;H01L21/78
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 党丽
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种晶圆及其制造方法、分割方法,在晶圆的切割道上形成了预埋切割槽,该预埋切割槽从晶圆的上表面贯通至部分厚度的衬底中,这样,在进行晶圆分割时,可以从晶圆的背面进行减薄,进而实现晶圆上裸片的分割,无需进行切割或者减少切割的强度,即可以实现晶圆上裸片的分割,大大提升切割工艺窗口,提高生产效率。
搜索关键词: 晶圆 切割 分割 切割槽 裸片 预埋 种晶 工艺窗口 生产效率 上表面 衬底 减薄 制造 背面 贯通
【主权项】:
1.一种晶圆,其特征在于,包括:衬底;衬底上阵列排布的裸片,所述裸片之间具有切割道;所述切割道上具有预埋切割槽,所述预埋切割槽从晶圆的上表面贯通至部分厚度的衬底中,且所述预埋切割槽沿所述切割道方向延伸至晶圆的两边缘。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910549571.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种具有超结的逆导型IGBT-201910738148.8
  • 郑崇芝;夏云;谯彬;李青岭;孙瑞泽;刘超;施宜军;信亚杰;王方洲;陈万军 - 电子科技大学
  • 2019-08-12 - 2019-11-12 - H01L29/06
  • 本发明涉及功率半导体技术,特别涉及一种具有超结的逆导型IGBT。相对于传统的超结逆导型IGBT,本发明将集电极区中的一部分的P+集电极区用N+集电区替换,并且用P型条以及介质隔离层将N型漂移区分为两个不相连的N型漂移区区域,P+集电极区与N+集电区各位于其中一个N型漂移区,器件正向导通时,由于左右两个N型漂移区相对隔离,因此导通状态近似于左侧IGBT双极导通状态与右侧MOS单极导通状态的叠加,不存在snapback现象。由于N+集电区的存在,器件能实现逆向导通。本发明的有益成果:实现逆向导通能力,无snapback现象,同时优化了逆向导通时电流分布。
  • 一种Si衬底上GaN基功率半导体器件的外延层结构-201821396331.1
  • 武良文 - 江西兆驰半导体有限公司
  • 2018-08-28 - 2019-11-12 - H01L29/06
  • 本实用新型公开了一种Si衬底上GaN基功率半导体器件的外延层结构,包括Si衬底、图形化结构AlN缓冲层和GaN基功率器件结构;其中:Si衬底上制备有图形化结构,所述AlN缓冲层在有图形化结构的Si衬底上制备,所述图形化结构为圆柱形、圆锥形、穹顶形、多边棱柱形、多边棱锥形或长条形。本实用新型的优点在于:通过在Si衬底上制备图形化结构,并通过磁控溅射在上述有图形化结构的Si衬底上沉积AlN缓冲层,然后在上述缓冲层上生长GaN基功率器件结构,Si衬底上的图形化结构,对于GaN基功率器件结构的外延层应力释放有较好的效果,可以降低外延层中的位错密度,提高晶体质量;在图形化结构的Si衬底上沉积AlN缓冲层,避免了Ga原子的回熔问题,利于后续的外延生长。
  • 电荷平衡的槽型器件终端结构-201910819875.7
  • 章文通;何俊卿;王睿;杨昆;乔明;王卓;张波;李肇基 - 电子科技大学
  • 2019-08-31 - 2019-11-08 - H01L29/06
  • 本发明提供一种电荷平衡的槽型器件终端结构,包括有源区末端结构和终端区结构;有源区末端结构包括:第一导电类型衬底,第一导电类型漂移区,第一导电类型源极接触区,第二导电类型阱区,第二导电类型源端接触区,源极金属接触,第一介质氧化层,控制栅多晶硅电极;所述终端区结构包括:第二介质氧化层、第三介质氧化层、第一终端多晶硅电极、第二终端多晶硅电极;有源区深槽末端为弧形,且/或者所述第一道终端深槽靠近有源区一侧与有源区深槽末端正对处为弧形,本发明缓解有源区深槽末端和第一道终端深槽之间的曲率效应,优化电荷平衡,克服了传统结构在该处由于三维耗尽效应而导致的提前击穿问题,提高器件的耐压。
  • 结终端延伸结构及其制作方法-201510166677.7
  • 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-04-09 - 2019-11-08 - H01L29/06
  • 本发明公开了一种结终端延伸结构及其制作方法,包括:第一导电类型的集电区;位于所述集电区上的第二导电类型的漂移区,所述漂移区内具有第一导电类型的主结区和具有第二导电类型的截止环;位于所述漂移区上的具有第一导电类型的延伸区,所述延伸区位于所述主结区与所述截止环之间,所述延伸区与所述主结区相连通,所述延伸区与所述截止环不连通;所述延伸区至少具有两级台阶结构,且所述延伸区的厚度随距离所述主结区距离的增大而减小,用以实现减小结终端延伸区域面积实现分压区域面积减小,节省了芯片面积,在相同面积的硅晶片上可以制作更多的器件,降低了器件制作成本。
  • 电力用半导体装置-201480074615.7
  • 中村胜光 - 三菱电机株式会社
  • 2014-01-29 - 2019-11-08 - H01L29/06
  • 漂移区域(1)具有第1导电型。阱区域至少局部包含于界面区域(AR2),阱区域在界面区域(AR2)与边缘端接区域(AR3)之间具有端部,阱区域具有第2导电型。延长区域(9j)从阱区域向外侧延伸,比阱区域浅,具有第2导电型。场限环(9g)在边缘端接区域(AR3)设置于延长区域(9j)的外侧。场限环(9g)分别与位于内侧的漂移区域(1)一起构成了单位构造(US1~US6)。越外侧的场限环(9g)具有相对于单位构造(US1~US6)的宽度越小比率的宽度。越外侧的单位构造(US1~US6)具有越小的平均剂量。
  • 一种超结功率DMOS器件-201910702933.8
  • 任敏;胡玉芳;马怡宁;李泽宏;张波 - 电子科技大学;电子科技大学广东电子信息工程研究院
  • 2019-07-31 - 2019-11-05 - H01L29/06
  • 本发明提供一种超结功率DMOS器件,包括金属化漏电极、第一导电类型重掺杂半导体衬底、第一导电类型半导体柱区、第二导电类型半导体柱区、第二导电类型半导体体区、第一导电类型重掺杂半导体源区、第二导电类型重掺杂半导体接触区、多晶硅栅电极、栅介质层、金属化源电极,本发明通过在常规超结功率DMOS器件的基础上,将第一导电类型重掺杂半导体衬底由均匀掺杂改变为非均匀掺杂,避免了高掺杂衬底与低掺杂漂移区层的电场尖峰,缓解了SEB效应,从而提高其器件的可靠性。
  • 具有不同的局部单元几何形状的半导体切换器件-201510343497.1
  • C.法赫曼;E.贝西诺巴斯克斯 - 英飞凌科技奥地利有限公司
  • 2015-06-19 - 2019-11-05 - H01L29/06
  • 本发明涉及具有不同的局部单元几何形状的半导体切换器件。半导体器件包括半导体衬底,其具有外轮缘、限定有源区域的多个可切换单元以及布置在限定有源区域的可切换单元和外轮缘之间的边缘终止区。可切换单元中的每一个包括主体区、栅电极结构和源极区。源极金属化与可切换单元的源极区欧姆接触。栅极金属化与可切换单元的栅电极结构欧姆接触。由可切换单元限定的有源区域包括具有与第二可切换区的栅极‑漏极比电容不同的栅极‑漏极比电容的至少第一可切换区。
  • 半导体器件-201920578179.7
  • 范谦;倪贤锋;何伟 - 苏州汉骅半导体有限公司
  • 2019-04-28 - 2019-11-05 - H01L29/06
  • 本申请提出一种半导体器件,包括:衬底、所述衬底上的缓冲层、位于所述缓冲层上的势垒层,其中,所述势垒层为阶梯状,所述势垒层的每个台阶上设有源极、漏极和栅极。本申请所提出的半导体的器件,通过形成阶梯状的势垒层从而提高器件的线性度。
  • 晶体管器件-201910338363.9
  • M.聪德尔;K-H.巴赫;P.布兰德尔;F.希尔勒;A.C.G.伍德 - 英飞凌科技股份有限公司
  • 2019-04-25 - 2019-11-01 - H01L29/06
  • 描述一种具有至少一个晶体管单元(10)的晶体管器件,该晶体管单元具有:在半导体本体(100)中的漂移区(11),源极区(12),体区(13)和漏极区(14),其中体区(13)布置在源极区(12)和漂移区(11)之间并且漂移区(11)布置在体区(13)和漏极区(14)之间;栅电极(21),其与体区(13)相邻布置并通过栅极电介质(22)与体区(13)介电绝缘;和场电极(31),其与漂移区(11)相邻布置并通过场电极电介质(22)与漂移区(11)介电绝缘。场电极电介质(22)具有沿漏极区(14)方向至少逐段增加的厚度,并且漂移区(11)在与场电极(31)相邻的台面区(111)中具有沿漏极区(14)方向至少逐段增加的掺杂浓度。
  • 阵列基板的制备方法及阵列基板-201910508213.8
  • 夏玉明;卓恩宗 - 北海惠科光电技术有限公司;滁州惠科光电科技有限公司
  • 2019-06-12 - 2019-11-01 - H01L29/06
  • 本发明公开了一种阵列基板的制备方法,包括以下步骤:在玻璃基板上沉积第一金属层,作为阵列基板的栅极;在所述栅极上沉积所述阵列基板的栅绝缘层;在所述栅绝缘层上沉积金属硫化物层,作为所述阵列基板的有源层;在所述有源层上沉积第二金属层,并对所述第二金属进行涂覆蚀刻,以形成所述阵列基板的金属源极和金属漏极。在所述金属源极和所述金属漏极上沉积绝缘保护层。本发明还公开了一种阵列基板。达成了显示面板的亮度及PPI的效果。
  • 超结功率器件及其制造方法-201910693299.6
  • 杨东林;陈文高;刘侠 - 上海昱率科技有限公司
  • 2019-07-30 - 2019-11-01 - H01L29/06
  • 本公开涉及一种超结功率器件,包括:第一导电类型的衬底层;第一导电类型的外延层,设置于所述衬底层上;第二导电类型的多个第一体区和多个第二体区,所述多个第一体区和所述多个第二体区周期排列设置在所述外延层中,所述第一体区为柱状体区;多个分段栅,周期排列设置在所述外延层上,每个所述分段栅包括第一栅部分和第二栅部分。
  • 用于收发器接口过压钳位的装置和方法-201510786965.2
  • J·A·塞尔瑟多;J·赵;罗娟 - 美国亚德诺半导体公司
  • 2015-11-17 - 2019-11-01 - H01L29/06
  • 提供了用于收发器接口过压钳位的装置和方法。在某些配置中,接口器件包括第一p型阱区和n型隔离结构中的第二p型阱区。另外,钳位器件包括第一p型有源区和第一p型阱区中且电连接到钳位器件的第一端子的第一n型有源区。此外,钳位器件包括第二p型有源区和第二p型阱区中且电连接到钳位器件的第二端子的第二n型有源区。n型隔离结构处于半导体基底的p型区中,并且使第一和第二p型阱区与p型基底区电隔离。钳位器件还包括位于第一和第二n型有源区之间的阻塞电压调谐结构。
  • 一种碳化硅功率二极管器件及其制作方法-201710433427.4
  • 张金平;邹华;刘竞秀;李泽宏;任敏;张波 - 电子科技大学
  • 2017-06-09 - 2019-11-01 - H01L29/06
  • 本发明公开了一种碳化硅功率二极管器件及其制作方法,属于功率半导体技术领域。本发明通过在传统碳化硅器件表面漂移区形成沟槽结构,在沟槽底部形成与上述漂移区掺杂类型相反的高浓度掺杂区,并在沟槽内设置与上述漂移区掺杂类型相反的多晶硅层,使得多晶硅层与沟槽侧壁形成Si/SiC异质结,进而在器件内部集成了一个二极管。本发明通过上述技术手段,降低了器件正向导通压降,同时,由于器件的导电模式由碳化硅PIN二极管的双极导电转变为多子导电,进而改善了器件的反向恢复特性,提高了器件开关速度;并且仍具有PIN二极管反向漏电低,击穿电压高和器件温度稳定性能好的优点。此外,本发明提供的器件制备方法具有工艺简单,工艺步骤少,实现成本低的优点。
  • 一种GaN异质结纵向场效应管-201710651397.4
  • 周琦;朱若璞;陈万军;张波 - 电子科技大学
  • 2017-08-02 - 2019-11-01 - H01L29/06
  • 本发明涉及半导体器件技术领域,涉及一种GaN异质结纵向场效应管。本发明采用纵向分立栅结构,将肖特基源极淀积在栅极之间,形成逆导二极管的阳极。通过引入P型基区形成的背势垒和凹槽栅共同作用耗尽栅下方沟道处的二维电子气(2DEG),且可通过调节AlMN势垒层的刻蚀厚度精确调控阈值电压。本发明的有益效果为,在正向开关工作状态下,具有阈值电压可调,导通电阻低、饱和电流大、关态耐压高、工作频率高和低功耗等优点;在逆导工作状态下,具有开启电压低、导通电阻低,反向耐压大,反向恢复时间短和低功耗等优点。同时其制造工艺与传统GaN异质结HEMT器件兼容。本发明尤其适用于GaN异质结纵向功率场效应管。
  • 一种具有抗单粒子效应的VDMOS器件-201710625741.2
  • 任敏;林育赐;苏志恒;谢驰;李泽宏;张波 - 电子科技大学
  • 2017-07-27 - 2019-11-01 - H01L29/06
  • 本发明提供一种具有抗单粒子效应的VDMOS器件,本发明采用的技术方案主要为在第二导电类型半导体体区中设置第一导电类型半导体埋层,产生空穴势垒,阻止空穴流经第二导电类型半导体体区,且在栅极下方的外延层中设置与源极相连的第二导电类型半导体柱,提供空穴通路,本发明极大地提高了单粒子入射在所有位置时的VDMOS的抗单粒子烧毁能力,同时抗单粒子栅穿能力也能得到很好地改善,此外,本发明提出的抗单粒子效应的VDMOS器件在保证击穿电压的前提下,有效降低了器件的导通电阻,同时由于减小了栅电极的覆盖面积,该VDMOS结构的密勒电容大大降低。
  • 半导体装置-201680001880.1
  • 加藤由晴;高桥英纪 - 富士电机株式会社
  • 2016-01-29 - 2019-11-01 - H01L29/06
  • 提供易于耐压结构部的小型化的半导体装置。该半导体装置具备形成在半导体基板的正面侧的有源区和耐压结构部,耐压结构部具备:保护环,以包围有源区的方式设置在半导体基板的正面侧;第一场板,设置于保护环的正面侧;电极部,设置于第一场板的正面侧;第二场板,设置在第一场板与电极部之间;导电连接部,将第一场板、电极部、第二场板和保护环相互电连接。
  • 半导体结构及其形成方法-201810366542.9
  • 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2018-04-23 - 2019-10-29 - H01L29/06
  • 一种半导体结构及其形成方法,方法包括:提供衬底,所述衬底包括第一区域;在所述衬底第一区域上形成栅介质层;在所述第一区域栅介质层上形成保护层,所述保护层的材料为非晶材料,所述保护层中具有掺杂离子;在所述第一区域保护层上形成栅极。所述保护层能够作为所形成半导体结构的功函数层,从而使得所述保护层在后续工艺中不需要去除,进而能够简化工艺流程,且能够防止保护层去除过程中对栅介质层的损伤,改善所形成半导体结构的性能。
  • 集成电路器件-201910007087.8
  • 郑在烨;金一龙;金柱然;金辰昱;吕京奂;郑镛琦 - 三星电子株式会社
  • 2019-01-04 - 2019-10-29 - H01L29/06
  • 本发明提供一种集成电路器件,该集成电路器件包括:基板,具有第一区域和第二区域;第一鳍隔离绝缘部分,在第一区域和第二区域的每个中,并在第一方向上具有第一宽度;在第一区域和第二区域的每个中的一对鳍型有源区,在第一鳍隔离绝缘部分在其间的情况下彼此间隔开,并在第一方向上以直线延伸;在第一区域和第二区域的每个中的一对第二鳍隔离绝缘部分,分别接触第一鳍隔离绝缘部分的两个侧壁,所述两个侧壁面对第一方向上的相反侧;以及多个栅极结构,在第二方向上延伸并包括多个虚设栅极结构。
  • 半导体装置-201910062673.2
  • 尹彰燮;郑炳旭 - 三星电子株式会社
  • 2019-01-23 - 2019-10-29 - H01L29/06
  • 提供了一种半导体装置。所述半导体装置包括:第一场绝缘膜,围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分;第二场绝缘膜,位于第一鳍型图案和第二鳍型图案之间并从第一场绝缘膜突出;以及第一栅极结构,沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸,并且包括位于第一场绝缘膜上的第一部分以及位于第二场绝缘膜上的第二部分,其中,第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大。
  • 一种二极管及其制造方法-201810914705.2
  • 阳林涛;王永贵 - 深圳市天佑照明有限公司
  • 2018-08-13 - 2019-10-29 - H01L29/06
  • 本发明技术方案涉及一种二极管及其制造方法,所述二极管包括:第一导电类型的衬底,形成于所述衬底上下表面两侧边缘的第二导电类型的阱区,第一导电类型的第一外延层,形成于所述第一外延层并与衬底连接的埋层,第一导电类型的第二外延层,形成于第二外延层上两侧边缘与阱区对应的场氧区,形成于第二外延层内的第二导电类型的第一掺杂区,正面金属和背面金属。通过在第一外延层设置埋层,使得在阴极侧形成一个寄生的雪崩二极管,其击穿电压较低,可以缩短反向恢复时间,并具有较软反向恢复特性,同时在衬底上下表面分别注入形成第二导电类型的阱区,其与场氧区配合作用,也可以降低反向恢复电荷,缩短反向恢复时间和具有更软的反向恢复特性。
  • 一种具有波浪缓冲区的GCT芯片-201822229488.1
  • 刘佳鹏;曾嵘;周文鹏;赵彪;余占清;陈政宇 - 清华大学
  • 2018-12-27 - 2019-10-29 - H01L29/06
  • 本实用新型涉及一种具有波浪缓冲区的GCT芯片,包括引出阳极的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极,所述p+发射极与所述n+缓冲层的连接处形成J1结,所述n基区与n+缓冲层的交界处设置有波浪形结构,通过在GCT芯片的阳极侧引入波浪形缓冲区的结构,使动态雪崩发生时,有效降低了阳极端的发射效率同时避免阴极电子重新发射,提高器件同等阴阳极电压条件下的关断电流能力。
  • 可抑制非线性电容的功率半导体器件-201910660899.2
  • 朱袁正;周锦程 - 无锡新洁能股份有限公司
  • 2019-07-22 - 2019-10-25 - H01L29/06
  • 本发明涉及一种能够抑制非线性电容的功率半导体结构。包括半导体基板,所述半导体基板包括第一导电类型衬底和生长在第一导电类型衬底上的第一导电类型外延层,所述第一导电类型外延层的上表面为所述半导体基板的第一主面,所述第一导电类型衬底的下表面为所述半导体基板的第二主面;所述第一导电类型外延层中开设有至少一个沟槽,所述沟槽内设有场氧层和被所述场氧层包裹的屏蔽栅,位于所述屏蔽栅上部两侧的沟槽中还分别设有栅极;所述栅极连接栅极电位,所述沟槽中的屏蔽栅连接栅极电位或源极电位;所述可抑制非线性电容的功率半导体器件可以明显增加漏源电压较高时的米勒电容。
  • 一种氮化镓增强型垂直型晶体管组件及其制作方法-201910687907.2
  • 张羽;邹新波;杨杨 - 上海科技大学
  • 2019-07-29 - 2019-10-25 - H01L29/06
  • 本发明提供了一种氮化镓增强型垂直型晶体管组件,其特征在于,包括由下至上分别依次布置的漏极层、导电衬底层、n+GaN层、n型GaN层、p型GaN层和n+GaN层。本发明的另一个技术方案是提供了一种上述的氮化镓增强型垂直型晶体管组件的制作方法。本发明由于其微纳柱状的结构特征,使得柱状结构里npn型层均有足够的表面积/体积比。有利于使用退火工艺令p型氮化镓半导体里Mg掺杂获得激活,实现足够的空穴浓度,从而实现平衡状态下器件不导通,在正向开启电压下才开通的增强型器件。有效地解决薄膜器件中p型氮化镓半导体被n型半导体覆盖后不易被激活的缺点。其次,可以通过改变其器件的尺寸来调控其开启阈值电压,满足不同应用的需要。
  • 一种具有截止环结构的功率半导体器件及其制作方法-201910805818.3
  • 朱袁正;周锦程 - 无锡新洁能股份有限公司
  • 2019-08-29 - 2019-10-25 - H01L29/06
  • 本发明涉及半导体技术领域,具体公开了一种具有截止环结构的功率半导体器件,包括半导体基板,元胞区位于半导体基板的中心区,终端保护区位于元胞区的外圈且环绕元胞区设置;位于终端保护区的第二导电类型体区内环绕第二类沟槽的外围设置有截止环结构;截止环结构包括第三类沟槽和截止环金属,第三类沟槽的侧壁上设置有导电多晶硅,第三类沟槽的底壁及内部均填充绝缘介质层,截止环金属位于第三类沟槽的上方,且截止环金属能够分别与第三类沟槽的侧壁上的导电多晶硅以及第一导电类型外延层接触。本发明还公开了一种具有截止环结构的功率半导体器件的制作方法。本发明提供的具有截止环结构的功率半导体器能够阻止器件漏电。
  • 双极性三极管器件-201822164690.0
  • 孙澜;章剑锋;刘宗华 - 瑞能半导体科技股份有限公司
  • 2018-12-21 - 2019-10-25 - H01L29/06
  • 本实用新型公开了一种双极性三极管器件,该双极性三极管器件包括衬底、外延层和双极性三极管;双极性三极管包括:由轻掺杂的N‑型单晶硅外延层组成的集电区;由掺杂碳原子的P型单晶硅锗合金组成的基区,P型单晶硅锗合金中锗的含量沿第一方向由零递增至第一阈值后再递减为零;由重掺杂的N+型单晶硅组成的发射区;金属电极,包括集电极、基极和发射极;衬底为重掺杂的P+型单晶硅衬底;外延层包括沿第一方向层叠设置的轻掺杂的P‑型单晶硅外延层和重掺杂的N+型单晶硅外延层,集电区位于在N+型单晶硅外延层上,以使P+型单晶硅衬底与集电区之间形成反向PN结隔离。本实施例的双极性三极管器件具有较高的电流增益以及较好的隔离效果。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top