[发明专利]半导体器件在审

专利信息
申请号: 201910376339.4 申请日: 2019-05-07
公开(公告)号: CN111916440A 公开(公告)日: 2020-11-10
发明(设计)人: 陈伟钿;张永杰;周永昌;王传道 申请(专利权)人: 创能动力科技有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L29/06
代理公司: 深圳市六加知识产权代理有限公司 44372 代理人: 宋建平
地址: 中国香港新界大埔白石角*** 国省代码: 香港;81
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了半导体器件。半导体器件包括器件区和终端区,终端区围绕器件区,器件区包括具有第一导电类型的多个肖特基区和具有第二导电类型的多个二极管区,器件区包括中心区域和边缘区域,多个二极管区包括第一多个二极管区和第二多个二极管区,第一多个二极管区设置在所述中心区域,第二多个二极管区设置在边缘区域,第一多个二极管区中第二导电类型的杂质的平均杂质浓度高于第二多个二极管区中第二导电类型的杂质的平均杂质浓度。根据本发明的半导体器件能够改善器件中的电流分布,提高器件的抗浪涌能力,使器件具有更好的电学性能。
搜索关键词: 半导体器件
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于创能动力科技有限公司,未经创能动力科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910376339.4/,转载请声明来源钻瓜专利网。

同类专利
  • 一种静电保护器件、装置和静电保护器件的制备方法-202310928677.0
  • 请求不公布姓名 - 拓尔微电子股份有限公司
  • 2023-07-26 - 2023-10-27 - H01L27/02
  • 本申请提供了一种静电保护器件、装置和静电保护器件的制备方法,静电保护器件应用于静电保护电路,包括:P型衬底;在P型衬底上表面的内侧沿P型衬底上表面依次间隔设置的第一P型有源区、第一N型有源区、第二N型有源区和N阱区;在P型衬底上表面的外侧依次堆叠设置的栅极氧化层和栅极,且栅极氧化层的一端与第一N型有源区远离第一P型有源区的一端相邻连接,栅极氧化层的另一端与第二N型有源区远离N阱区的一端相邻连接;第一P型有源区、第一N型有源区以及栅极分别与接地端连接,第二N型有源区以及N阱区与芯片管脚连接。该静电保护器件能够提供更多的放电通路,从而降低维持电压,保证静电保护电路的可靠性。
  • 半导体装置及电力变换装置-202310433327.7
  • 原田健司;曾根田真也 - 三菱电机株式会社
  • 2023-04-21 - 2023-10-27 - H01L27/02
  • 提供使半导体装置的散热性提高的半导体装置。还涉及电力变换装置。半导体装置具有如下特征,即,在俯视观察时具有IGBT区域(10)及二极管区域(20)各自被以直线状交替地配置的交替区域,在由俯视观察时沿交替区域的第1方向上的宽度各自具有大于或等于2种的IGBT区域(10)及二极管区域(20)构成的单元区域中,在交替区域,最靠近单元区域的中心的IGBT区域(10a)的第1方向上的宽度小于或等于其它IGBT区域(10)的第1方向上的宽度,最靠近单元区域的中心的二极管区域(20a)的第1方向上的宽度小于或等于其它二极管区域(20)的第1方向上的宽度。
  • 用于保护存储器电路中的晶体管的设备及方法-201910855077.X
  • 石原隆志;延原航 - 美光科技公司
  • 2019-09-10 - 2023-10-27 - H01L27/02
  • 本申请案涉及用于保护存储器电路中的晶体管的设备及方法。一种半导体装置可包含多层级布线结构,所述多层级布线结构包括第一层级布线层、第二层级布线层及所述第一层级布线层与所述第二层级布线层之间的绝缘层。所述装置还可包含:接合垫;第一布线,其从所述接合垫延伸;及第二布线,其通过所述绝缘层至少部分地与所述第一布线重叠以电容性地耦合到所述第一布线。所述第一布线及所述第二布线可各自分别形成为所述第一层级布线层及所述第二层级布线层。所述装置还可包含经配置以DC耦合到所述第二布线的保护电路。所述第一层级布线层可包含重分布层RDL。
  • 半导体装置-202320932418.0
  • 张峰铭;张瑞文;张朝渊 - 台湾积体电路制造股份有限公司
  • 2023-04-23 - 2023-10-27 - H01L27/02
  • 本新型公开了一种半导体装置,该半导体装置包含了由多个单元排列而成的阵列。每个单元皆包含:至少一个沿第一方向排列的主动区;至少五个间隔的导电区沿第二方向布置,设置在主动区上方,其中第一至第五导电区中包含一个或多个导体,而该一或多个导体具有沿着第一方向的尺寸。关于沿着第一方向的尺寸,第一或第五导电区中的至少一个导体沿着第一方向的尺寸比第三导电区中的导体沿第一方向的尺寸更大。第二和第四导电区中单一导体的间距(pitch)、第二或第四导电区中多个导体间的间距,以及非第二或第四导电区的下一个最近导电区中的导体间的间距是不一样的。
  • 半导体版图结构及半导体测试结构-202210382204.0
  • 王翔宇;李宁 - 长鑫存储技术有限公司
  • 2022-04-12 - 2023-10-24 - H01L27/02
  • 本公开实施例涉及半导体技术领域,特别涉及一种半导体版图结构及半导体测试结构,半导体版图结构包括:有源层,有源层包括第一有源区和与第一有源区相邻设置的第二有源区;第一有源区包括多个间隔设置的第一晶体管区,第二有源区包括多个间隔设置的第二晶体管区,相邻的第一晶体管区对应的有源层相互分离;栅极层,位于有源层上方,包括至少一条沿第一方向延伸的第一栅极结构,以及在第一方向上间隔设置的多个第二栅极结构,第一栅极结构和第二栅极结构相邻设置,第一栅极结构对应于第一晶体管区,第二栅极结构对应于第二晶体管区。本公开实施例有利于在利用半导体版图结构制备半导体测试结构后,改善半导体测试结构的寄生漏电较大的问题。
  • 静电放电保护电路及半导体装置-202310256435.1
  • 五十岚覚 - 艾普凌科株式会社
  • 2023-03-16 - 2023-10-24 - H01L27/02
  • 本发明提供一种即便对于上升时间短的静电放电也可保护内部电路的静电放电保护电路及半导体装置。一种静电放电保护电路,具有截止晶体管,所述截止晶体管包括:P型半导体基板;N型阱区域,形成在半导体基板的上部;N型漏极区域,形成在阱区域的上部,杂质浓度比阱区域高;N型源极区域,在阱区域的上部中与漏极区域分离形成,杂质浓度比阱区域高;栅极绝缘膜,形成在漏极区域与源极区域之间;栅极电极,形成在栅极绝缘膜的表面;以及P型高浓度区域,形成为在阱区域的上部中至少与沟道区域的角部附近的漏极区域相接,杂质浓度比阱区域高。
  • 静电保护电路-202210374149.0
  • 薛战;许杞安 - 长鑫存储技术有限公司
  • 2022-04-11 - 2023-10-24 - H01L27/02
  • 本公开实施例提供了一种静电保护电路,所述静电保护电路设置于电源焊盘和接地焊盘之间,该电路包括:监控电路,用于在所述电源焊盘上有静电脉冲时生成触发信号;泄放晶体管,连接在所述电源焊盘和所述接地焊盘之间,用于在所述触发信号的控制下进行开启,以将静电放电电荷泄放至所述接地焊盘;延时电路,其输入端连接所述监控电路的输出端,其输出端连接所述泄放晶体管的控制端,用于在第一状态下对所述静电保护电路进行延时处理,在第二状态下使所述泄放晶体管关闭。
  • 半导体结构版图及半导体结构-202210359900.X
  • 李明浩;张凤琴;尚为兵 - 长鑫存储技术有限公司
  • 2022-04-07 - 2023-10-24 - H01L27/02
  • 本公开提供一种半导体结构版图,包括:有源区图形;第一类栅极图形,与有源区图形交叠,且沿第一方向延伸;金属层图形,沿第一方向延伸,金属层图形通过接触孔图形与位于第一类栅极图形两侧的有源区图形接触。在本公开实施例提供的半导体结构版图中第一类栅极图形与金属层图形的延伸方向一致,相较于第一类栅极图形与金属层图形的延伸方向垂直的结构,随着第一类栅极图形在第二方向上的宽度增大第一类栅极图形的存在不会影响金属层图形与有源区图形之间的交叠,进而能够在保证第一类栅极图形尺寸满足要求的情况下,增大连接金属层图形与对应的有源区图形的接触孔图形的长度,提高了采用半导体结构版图形成的半导体结构的可靠性,优化了器件性能。
  • 双极晶体管及半导体装置-202310254079.X
  • 津村和宏 - 艾普凌科株式会社
  • 2023-03-16 - 2023-10-24 - H01L27/02
  • 本发明提供一种可减小电性特性的偏差的双极晶体管及半导体装置。一种双极晶体管(100),具有:集电极区域(150),是P型半导体基板(110)中的规定区域;基极区域(140),形成在集电极区域(150)内且是N型阱区域;多晶硅(130),隔着绝缘膜(131)形成在基极区域(140)上,且俯视时的外周呈矩形的环状;以及P型发射极区域(120),被多晶硅(130)包围且形成在基极区域(140)内,多晶硅(130)包括延伸部(130a),所述延伸部(130a)向基极区域(140)的接触区域(141)的内侧延伸并与基极区域(140)电性连接。
  • 一种半导体浪涌保护器件结构及其制备方法-202310921905.1
  • 李新;陈嘉轩;刘贺;刘胜军 - 江苏铨力微电子有限公司
  • 2023-07-25 - 2023-10-24 - H01L27/02
  • 本申请涉及半导体技术领域,尤其是涉及一种半导体浪涌保护器件结构及其制备方法,半导体浪涌保护器件结构,包括:三极管和电容二极管,三极管的发射极与电容二极管的阳极连接,三极管的集电极与电容二极管的阴极连接;电容二极管的电容小于三极管的电容。本申请通过将半导体浪涌保护器件结构设计为由三极管和电容二极管并联构成,使得半导体浪涌保护器件结构同时具有三极管的优良的瞬态功率,和相较于电容二极管更小的超低的寄生结电容,解决了半导体浪涌保护器件结构的结电容与瞬态功率无法兼容的问题。
  • 三维集成电路芯片及其设计方法、制备方法-202380010322.1
  • 张雨生 - 声龙(新加坡)私人有限公司
  • 2023-05-31 - 2023-10-24 - H01L27/02
  • 一种三维集成电路芯片及其设计方法、制备方法,三维集成电路芯片包括:第一芯片、封装基板和第二芯片,第一芯片包括衬底基板以及多层金属层,多层金属层包括第一金属层至第n金属层,n≥3,第一芯片还包括硅通孔互联单元,第一芯片的下表面通过硅通孔互联单元与封装基板电连接;第一芯片的上表面与第二芯片电连接;设计方法包括:依次检测第一金属层至第n金属层对应硅通孔互联单元的位置是否可以预留尺寸大于或等于预设第一尺寸的连接电极,若第一金属层可以预留,确定硅通孔从第一芯片的下表面开始一直延伸至第一金属层,若第一金属层不可以预留且第i1金属层可以预留,确定硅通孔从第一芯片的下表面开始一直延伸至第i1金属层,n≥i1≥2。
  • 静电保护器件-202110808125.7
  • 许杞安 - 长鑫存储技术有限公司
  • 2021-07-16 - 2023-10-24 - H01L27/02
  • 本申请提供一种静电保护器件,涉及半导体技术领域。该静电保护器件包括第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区;第一P型重掺杂区和第一N型重掺杂区位于P阱内,第二P型重掺杂区和第三N型重掺杂区位于第一N阱内,第二N型重掺杂区一部分位于P阱内,另一部分位于第一N阱内,P阱和第一N阱邻接且均位于P型衬底内;P型衬底上设有栅极结构,栅极结构、第一N型重掺杂区和第二N型重掺杂区形成晶体管。随着静电电流的增大,第二P型重掺杂区与P阱所形成的PN结先击穿,即晶体管先导通,将部分静电电流泄放出去,从而降低了静电保护器件的触发电压,提高了静电保护器件的防护能力。
  • 内嵌NPN结构的高维持电压TVS分立器件-202210268890.9
  • 方健;赵菲;齐钊;乔明;张波 - 电子科技大学
  • 2022-03-18 - 2023-10-24 - H01L27/02
  • 本发明提供一种内嵌NPN结构的高维持电压TVS分立器件,为解决传统SCR(Silicon Controlled Rectifier)结构中维持电压低、易发生闩锁等问题,在原有的结构中嵌入了NPN晶体管,通过减缓PNP晶体管的开启,抑制了NPN与PNP的正反馈耦合过程,使得SCR路径在大电流下才能完全开启。并且由于高浓度埋层的存在,减弱了大注入效应,使得大电流下晶体管依旧工作在放大区,而不会强制进入饱和区,以此达到提高维持电压的目的,从而有效的避免了闩锁效应,提高了器件在ESD脉冲电流下的鲁棒性。
  • 显示面板及显示装置-202110882228.8
  • 熊志勇;刘海民;吕正霞 - 武汉天马微电子有限公司;武汉天马微电子有限公司上海分公司
  • 2021-08-02 - 2023-10-24 - H01L27/02
  • 本申请公开了一种显示面板及显示装置,具有开孔区、隔断区和显示区,显示面板包括衬底、器件层和隔断部,器件层位于显示区且包括阴极和薄膜晶体管,隔断部设置在隔断区且通过凹槽间隔设置于衬底上,隔断部包括第一阴极材料层,凹槽处形成有第二阴极材料层,第一阴极材料层和第二阴极材料层之间具有段差,第一阴极材料层和第二阴极材料层的材料和阴极的材料相同。显示面板还包括导电层,导电层包括第一导电层,至少部分第一导电层在隔断区延伸,第一导电层与至少一个第二阴极材料层电连接,第一导电层另一端接地,使得从开孔区进入的静电能够经第一导电层导走,提高了静电消散能力,避免在显示区产生静电而导致显示像素的显示异常。
  • 包括马蹄足结构导电图案的集成电路-201910383239.4
  • 都桢湖;柳志秀;俞炫圭;李昇映;李在鹏;郑钟勋 - 三星电子株式会社
  • 2019-05-09 - 2023-10-24 - H01L27/02
  • 本公开提供了包括马蹄足结构导电图案的集成电路。该集成电路包括标准单元。标准单元可以包括多条栅线和多个第一布线。所述多个第一布线可以包括马蹄足结构导电图案,该马蹄足结构导电图案包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距,并且所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。
  • 一种关于深亚微米数字后端电源网络的布局结构-202320258238.9
  • 曲大超;王潘丰;王海力 - 京微齐力(北京)科技股份有限公司
  • 2023-02-20 - 2023-10-24 - H01L27/02
  • 本申请涉及成电路技术领域,具体涉及一种关于深亚微米数字后端电源网络的布局结构,包括:芯片本体;以及金属层,金属层设置有M层,M层金属层分为第一金属层至第M层金属层,第一金属层至第M层金属层由下至上依次叠设在芯片本体上,每层金属层上设置有N个呈平行排布的金属线,且相邻的两层金属层上的金属线呈纵横垂直设置,相邻的两层金属线在两者的纵横相交的节点处通过通孔连接;其中,将第一金属层上的金属线作为单独的followpin,用以解放第二金属层上金属线的绕线压力。本申请能够在不影响芯片电源供电网络的利用率的基础上,通过改变powerplan的金属层次布局,来解决底层绕线资源紧张模块的绕线压力,并且最大限度减少IR drop的影响。
  • 半导体器件和制造半导体器件的方法-202310348271.5
  • 詹柔莹;陈宇鹏 - 半导体元件工业有限责任公司
  • 2023-04-04 - 2023-10-20 - H01L27/02
  • 本公开涉及半导体器件和制造半导体器件的方法。在示例中,一种半导体器件包括半导体材料区域,具有第一导电类型的隐埋掺杂区域。第一导电类型的第一阱区在半导体材料区域中并且电耦接到隐埋掺杂区域。第二导电类型的第二阱区在半导体材料区域中并且具有第一峰值掺杂剂浓度。第二导电类型的第三阱区邻接第二阱区的边缘。第三阱区插置于第一阱区与第二阱区之间并且具有第二峰值掺杂剂浓度。第二导电类型的掺杂阳极区域在第一阱区中,第一导电类型的掺杂阴极区域在第二阱区中,并且第二导电类型的掺杂接触区域在第二阱区中。半导体器件被配置为半导体控制的整流器(SCR)ESD器件,用于DC击穿电压和保持电压的控制机制得到解耦。
  • 集成电路布局和半导体晶粒-202310384051.8
  • 徐薪承;许剑铭;陈瑞明 - 联发科技股份有限公司
  • 2023-04-11 - 2023-10-20 - H01L27/02
  • 本发明公开一种集成电路布局,包括:第一库,包括多个输入/输出(I/O)电路和至少一个第一静电放电(ESD)钳位装置;以及第二库,包括至少一个第二ESD钳位装置,其中该至少一个第二ESD钳位装置与该至少一个第一ESD钳位装置类型不同。本发明将不同类型的ESD钳位装置设置在不同的库中,以提供更加多样的集成电路布局的设计布局、设计的灵活性和设计弹性。
  • 包括可控硅整流器的静电放电保护器件-202310269660.9
  • P·马哈詹;阿贾;V·加内桑;R·贾因;S·米特拉 - 格芯(美国)集成电路科技有限公司
  • 2023-03-20 - 2023-10-20 - H01L27/02
  • 本公开涉及包括可控硅整流器的静电放电保护器件。用于包括可控硅整流器的静电放电器件的结构和形成用于包括可控硅整流器的静电放电器件的结构的方法。该结构包括位于半导体衬底中的第一阱、位于第一阱中的第二阱和第三阱、以及位于第一阱中的第四阱。第一阱具有第一导电类型,并且第二阱和第三阱具有第一导电类型。第四阱在横向方向上定位在第二阱和第三阱之间,并且第四阱具有与第一导电类型相反的第二导电类型。第二阱、第三阱和第四阱在竖直方向上定位在第一阱和半导体衬底的顶表面之间。
  • 开关装置-202010933847.0
  • 陈志欣;王世辰;赖宗沐;景文澔;罗俊元;张纬宸 - 力旺电子股份有限公司
  • 2020-09-08 - 2023-10-20 - H01L27/02
  • 开关装置包含P型基底、第一栅极结构、第一N型井、浅沟槽隔离结构、第一P型井、第二栅极结构、第一N型掺杂区、第二P型井及第二N型掺杂区。第一N型井形成于P型基底上,且有部分设置在第一栅极结构的下方。浅沟槽隔离结构形成于第一N型井,且设置在第一栅极结构的第一侧下方。第一P型井形成于P型基底上,且设置在第一栅极结构下方。第一N型掺杂区形成于P型基底,且设置在第一栅极结构及第二栅极结构之间。第二P型井形成于P型基底,且设置在第二栅极结构下方。第二N型掺杂区形成于第二P型井,且设置在第二栅极结构下方。
  • 高压ESD结构-202011049234.7
  • 韦敏侠 - 上海华虹宏力半导体制造有限公司
  • 2020-09-29 - 2023-10-20 - H01L27/02
  • 本发明公开了一种高压ESD结构,是平面版图呈圆角矩形的MOS管结构,其漏区位于圆角矩形的中心区域;在俯视平面上将所述的圆角矩形划分为顶部圆角以及底部圆角;在顶部圆角的弧形区域,具有重掺杂N型区及重掺杂P型区,互相平行且抵靠接触;将漏区划分为顶部漏区及底部漏区,顶部漏区中包含有接触区,有源区的边界在接触区之外,与接触区间隔一段距离;底部漏区包含有重掺杂N型注入区,所述重掺杂N型注入区的宽度小于有源区;处于最底端的漏区中不具有接触孔,靠近中心区域的漏区中具有两列接触孔;在底部圆角区域,其重掺杂N型区与重掺杂P型区抵靠接触,且重掺杂N型区与有源区边界重叠。本发明器件结构能提高ESD能力。
  • 半导体装置-202310229916.3
  • 加藤伸二郎 - 艾普凌科株式会社
  • 2023-03-10 - 2023-10-17 - H01L27/02
  • 本发明提供一种可减低在泄放电阻电路中电阻元件中产生的电阻值的偏差,并且使结构简化的半导体装置。半导体装置包括:第一电路,具有串联连接的多个固定电阻元件;第二电路,与所述第一电路串联连接,并且具有串联连接的多个可变电阻元件;第一盖部,设置于所述第一电路的上层侧,覆盖所述第一电路;以及第二盖部,设置于所述第二电路的上层侧,覆盖所述第二电路,所述第一盖部包括两个以上的第一金属膜,所述两个以上的第一金属膜与包含任意个数的所述固定电阻元件的单元相对应地电性连接,所述第二盖部包括与多个所述可变电阻元件电性连接的第二金属膜。
  • 显示面板和显示装置-202310277004.3
  • 印海静;李敏九;李胜熙 - 三星显示有限公司
  • 2023-03-21 - 2023-10-17 - H01L27/02
  • 本公开涉及一种显示面板和一种显示装置。所述显示面板包括:静电保护电路,包括电连接在第一信号线和第二信号线之间的第一保护电路。所述第一保护电路包括:第一晶体管,连接在所述第一信号线和所述第二信号线之间并且包括栅极电极和下栅极电极;第一电阻器,连接在所述第一晶体管的所述栅极电极和所述第二信号线之间;第一电容器,连接在所述第一晶体管的所述栅极电极和所述第二信号线之间;以及第二电容器,连接在所述第一晶体管的所述下栅极电极和所述第二信号线之间。所述第一晶体管的所述下栅极电极接收参考电压。
  • 显示装置-202310149478.X
  • 林都基;曺泳齐;金晶日;李侊玟 - 三星显示有限公司
  • 2023-02-22 - 2023-10-17 - H01L27/02
  • 一种显示装置具有扇出区域和与扇出区域邻近的显示区域,并且包括:第一数据线组,布置在扇出区域中并且包括延伸到显示区域的多条第一数据线;第二数据线组,布置在扇出区域中并且包括延伸到与扇出区域邻近的显示区域的多条第二数据线;多个像素,布置在显示区域中,第一数据线和第二数据线连接到多个像素中的对应像素;以及虚设图案,布置在扇出区域中、第一数据线组与第二数据线组之间,其中,虚设图案处于浮置状态。
  • 用于大密度和高数据速率通信应用的分布式电气过应力保护-202010149699.3
  • J·A·萨塞多;A·勒温 - 美国亚德诺半导体公司
  • 2020-03-06 - 2023-10-17 - H01L27/02
  • 提供用于大密度和高数据速率通信应用的分布式电气过应力保护。在某些实施方案中,提供具有分布式和可配置的电气过应力保护的半导体芯片。半导体芯片包括信号垫、电连接到所述信号垫的核心电路、和可操作以保护核心电路免受信号垫处的电气过应力的影响的可配置的过应力保护阵列。可配置的过应力保护阵列包括两个或更多不同设备类型的多个分段的过应力保护设备,并且选定的过应力保护设备的数量和选定的过应力保护设备的设备类型都是可编程的。子系统的配置在鳍FET技术中启用。这种可配置的过应力保护阵列可以分布在整个芯片上,以不仅可以保护芯片垫上的、还可以保护在不同电源域中运行的内部子系统通信接口之间的核心电路子系统。
  • 半导体器件-201810769672.7
  • 金成禹;金奉秀;金英培;许基宰;高宽协;洪亨善;黄有商 - 三星电子株式会社
  • 2018-07-13 - 2023-10-17 - H01L27/02
  • 一种半导体器件包括:设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分;以及堆叠在第二周边电路部分上的第二存储部分和布线部分,其中第一存储部分包括多个第一存储单元,第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器,第二存储部分包括多个第二存储单元,第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件,布线部分包括多个线图案,其中线图案和第二存储单元相对于衬底高于电容器。
  • 静电放电保护装置-201910957998.7
  • 崔正哲;宋昌锡 - 爱思开海力士有限公司
  • 2019-10-10 - 2023-10-17 - H01L27/02
  • 静电放电保护装置。一种静电放电ESD保护装置包括焊盘、二极管、栅极接地NMOS GGNMOS晶体管和晶闸管。二极管包括与焊盘连接的阳极。GGNMOS晶体管连接在二极管的阴极和接地端子之间。当ESD电流可从焊盘流动时,晶闸管形成在二极管和接地端子之间。
  • 一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构-202310030717.X
  • 米丹;周昕杰;周晓彬;殷亚楠;郭风岐 - 中国电子科技集团公司第五十八研究所
  • 2023-01-10 - 2023-10-17 - H01L27/02
  • 本发明公开一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构,属于集成电路领域,包括p型半导体衬底、设置在p型半导体衬底上的有源区、设置在有源区上的栅端、设置在中部的n+注入区、设置在外围的p+注入区、设置在有源区和栅端上的接触孔。中部的主体栅与主体有源区交叠形成NMOS管的有效沟道区,上下两侧的隔离栅与主体有源区边缘相切、相交或相间,并横跨隔离有源区。通过隔离栅与隔离有源区相互配合,并设置外围隔离有源区环,可以有效阻断总剂量辐射效应引起的场区氧化层下的漏电通路,降低边缘寄生NMOS管和场区寄生NMOS管的影响,提升NMOS管抗总剂量辐射的能力。
  • 一种半导体器件及其制造方法-202310473774.5
  • 张轩瑞;陈美林 - 上海晶岳电子有限公司
  • 2023-04-27 - 2023-10-13 - H01L27/02
  • 本发明提供了一种半导体器件及其制造方法,其中半导体器件包括:基板主体,所述基板主体从中央向外周依次包括元胞区、过渡区和终端区;所述终端区包括分压内环和分压外环,所述分压内环和所述分压外环之间为触发区;所述元胞区中形成有MOS管,所述过渡区中形成有栅极电阻和栅极结构,所述栅极结构与所述MOS管的栅极相连接;所述触发区中形成有TVS管;第一互连金属,使TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接;第二互连金属,使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间。本发明与传统TVS器件相比具有更小的单位面积动态电阻,降低了器件箝位系数,提高了器件的静电防护及电流泄放能力。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top