[发明专利]静态随机存取存储器单元在审
| 申请号： | 201910111353.1 | 申请日： | 2019-02-12 |
| 公开（公告）号： | CN111554336A | 公开（公告）日： | 2020-08-18 |
| 发明（设计）人： | 陈勇廷;萧学钧 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419;G11C11/412 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 徐协成 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种静态随机存取存储器单元，包括第一反相器和第二反相器交叉耦合，第一反相器具有第一节点，第二反相器具有第二节点；第一写入晶体管，与第一字线晶体管串联在第一反相器的第一节点及第一位线之间；第一读取晶体管，耦接在第一位线及参考电位端之间，并具有控制端，耦接在第一反相器的第一节点。 | ||
| 搜索关键词： | 静态 随机存取存储器 单元 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910111353.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种读写姿势矫正器物
- 下一篇：一种基于FPGA的旋转变压器模拟器
- 同类专利
- 包括多位单元的存储器件及其操作方法-202310309016.X
- 金斗辉;宋政学;李灿昊 - 三星电子株式会社
- 2023-03-27 - 2023-10-27 - G11C11/419
- 提供了一种包括多位单元的存储器件及其操作方法。所述存储器件包括多个多位单元，其中，所述多个多位单元中的每一个多位单元包括多个位单元和输入电路，所述多个位单元共同地连接到列选择线，分别连接到多条写入字线，并且分别连接到多条读取字线，所述输入电路被配置为：向所述多个位单元提供与将要写入的位相对应的第一信号，其中，所述多个位单元中的每一个位单元包括锁存电路和读取电路，所述锁存电路被配置为：响应于写入字线被激活而接收所述第一信号，并且响应于所述写入字线被去激活或列选择线被去激活而锁存所述第一信号，所述读取电路被配置为：响应于读取字线被激活而将存储在所述锁存电路中的所述第一信号输出到位线。
- 基于反相器的双节点翻转加固的SRAM单元-202310932872.0
- 闫爱斌;项婧;常杨;崔杰;倪天明;黄正峰 - 安徽大学
- 2023-07-27 - 2023-10-17 - G11C11/419
- 本发明公开了一种基于反相器的双节点翻转加固的SRAM单元，包括单循环存储模块和六个传输管；单循环存储模块由六个二输入反相器组成，包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6；六个传输管包括第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12；第一传输管N7、第二传输管N8、第三传输管N9、第四传输管N10、第五传输管N11、第六传输管N12的栅极均作为SRAM单元读写数据的开关，漏极连接位线控制读写的数据，源极分别连接存储模块的存储节点。本发明使用了六个传输管和环形结构，SRAM单元节省读延迟和写延迟，环形结构产生的正反馈循环使SRAM单元从软错误中恢复。
- 存储器装置-201710201096.1
- 许国原 - 台湾积体电路制造股份有限公司
- 2017-03-30 - 2023-10-13 - G11C11/419
- 一种存储器装置包括：存储单元，用以存储数据位，所述存储单元包括至少一个读取晶体管，所述至少一个读取晶体管用以当所述数据位被读取时形成放电路径或泄漏路径；导电线，耦合至所述读取晶体管；以及至少一个第一跟踪晶体管，耦合至所述导电线，且用以提供具有第一电流电平的第一电流信号，所述第一电流电平跟踪第二电流信号的第二电流电平，其中所述第二电流信号是在形成所述放电路径及所述泄漏路径中的一者时提供，且其中所述第一电流信号及所述第二电流信号用于确定所述数据位的逻辑状态。
- 具有提高的写入能力的存储器和设备-201780057118.X
- P·拉杰;S·K·古普塔;R·萨胡;L·霍拉·瓦克瓦迪 - 高通股份有限公司
- 2017-08-28 - 2023-10-03 - G11C11/419
- 公开了一种存储器和设备。存储器包括具有多个存储器单元的存储器核芯。存储也包括被配置为辅助写入至存储器核芯的多个存储单元的第一组的第一写入辅助电路。额外地，存储器包括被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。设备包括至少一个处理器。设备也包括存储器阵列。存储器阵列包括具有多个存储器单元的存储器核芯。存储器也包括被配置为辅助写入至存储器核芯的多个存储器单元的第一组的第一写入辅助电路，以及被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。
- 存储器件及其控制器和操作方法-201910305549.4
- 洪显星 - 台湾积体电路制造股份有限公司
- 2019-04-16 - 2023-09-19 - G11C11/419
- 本发明的实施例公开了一种存储器件及其控制器和操作方法。存储器件包括被配置为响应于时钟脉冲对存储器阵列的位线预充电的位线预充电电路。控制器被配置为将时钟脉冲输出至位线预充电电路，并且将第一字线使能信号输出至字线驱动器。第一字线使能信号从时钟脉冲延迟第一延迟时间，并且第二字线使能信号从时钟脉冲延迟第二延迟时间。
- 一种SRAM读写结构及其测试方法-202010336927.8
- 汪雪娇;徐翠芹;赵彤;刘巍 - 上海华力集成电路制造有限公司
- 2020-04-26 - 2023-09-15 - G11C11/419
- 本发明提供一种SRAM读写结构及其测试方法，第一、第二PMOS和第一至第四NMOS；其中第一PMOS、第一NMOS和第二PMOS、第二NMOS组成两对相互交叉的耦合反相器；第三NMOS通过连接于反相器的输入端Q、第四NMOS通过连接于反相器的输出端QB将SRAM读写结构内部存储的数据与外围电路进行交互；第三NMOS和第四NMOS的背栅分别连接有电压V
- 单端位线电流感测放大器-202180090288.4
- S·查克拉博蒂;R·乔希;A·弗里奇;H·怀特 - 国际商业机器公司
- 2021-12-22 - 2023-09-05 - G11C11/419
- 感测放大器电路包括位线节点、感测节点、以及连接到位线节点和感测节点的反馈电路。反馈电路包括共源共栅连接的晶体管对，共源共栅连接的晶体管对被配置为将位线节点与感测节点上的电压变化的发生隔离。
- 一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路-202310687758.6
- 周永亮;韦一鸣;杨震;周子璇;彭春雨;戴成虎;郝礼才;李鑫;蔺智挺;吴秀龙 - 安徽大学
- 2023-06-12 - 2023-09-01 - G11C11/419
- 本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。
- 模拟数字接口SRAM结构-201780053154.9
- 金昌贤;朴俊荣 - 智芯（广东）半导体智能科技有限公司
- 2017-07-04 - 2023-08-18 - G11C11/419
- 本发明是在已存SRAM的IO回路和位线构造基础上，改进了开关的构造而使储存的数字数据解读成模拟数据，并可以把模拟数据变换成数字数据而储存的模拟数字接口SRAM结构，为了能够各自选择竖向本地存储单元而存在的一侧的位线和对侧的位线进行均匀分配的位元开关在位线上形成的存储单元数组，一边选择横向本地存储单元，同时选择竖向复数的本地存储单元，能够进行多重访问的多重译码器和把从外部输入的模拟数据变换成数字数据并且使之存储在本地存储单元，把在本地存储单元储存的数字数据变换成模拟数据且构成使之能够输出到外部的输入输出回路。根据本发明即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，可以减少根据变换过程而消耗的能量。
- 用于静态随机存取存储器（SRAM）的写入方案-201910061789.4
- 胡晓莉;赵薇;浦浩 - 马维尔亚洲私人有限公司
- 2019-01-23 - 2023-08-15 - G11C11/419
- 本发明涉及用于静态随机存取存储器(SRAM)的写入方案。本公开涉及一种包括写入驱动器电路的结构，该写入驱动器电路被配置为驱动真位线侧和补位线侧两者向上至电源以及向下至接地，使得真位线侧和补位线侧中的一者被驱动至接地，并且在真位线侧和补位线侧中的一者被驱动至接地的同时且在真位线和补位线中的一者的低于电源的电平的预充电之前，使得真位线侧和补位线侧中的另一者被驱动到高电平。
- 一种SRAM存储单元、SRAM存储器以及数据存储方法-202110195016.2
- 李博;苏泽鑫;宿晓慧;刘凡宇;黄杨;罗家俊;韩郑生 - 中国科学院微电子研究所
- 2021-02-19 - 2023-08-08 - G11C11/419
- 本发明公开一种SRAM存储单元、SRAM存储器以及数据存储方法，属于半导体领域。以使SRAM存储单元中的存储数据在两个节点之间不断交换，均衡老化问题，消除阈值失配。SRAM存储单元包括主电路和从属电路。主电路包括交叉耦合的第一反相器和第二反相器，第一反相器的输入端和第二反相器的输出端串接有第一选通管。从属电路包括依次连接的第二选通管、第三反向器和第三选通管。第二选通管和第三选通管通过第一反相器的输入端，与主电路电连接。在一个周期内，第一选通管、第二选通管以及第三选通管上施加的控制信号由第一控制信号转变为第二控制信号，SRAM存储单元的存储节点的存储数据发生翻转。
- 包括写入辅助电路的存储器件-201810311688.3
- 白尚叶;李仁学;韩相信;金兑衡;崔在承;朴城贤;崔贤洙 - 三星电子株式会社
- 2018-04-09 - 2023-08-08 - G11C11/419
- 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
- 具有均匀写入特性的静态随机存取存储器装置-201711273558.7
- 朴仁圭;李仁学;李灿昊;崔在承 - 三星电子株式会社
- 2017-12-06 - 2023-08-01 - G11C11/419
- 本申请公开了一种静态随机存取存储器装置，包括：排列成行和列的多个存储器单元；写入驱动器，其配置为在写入操作中将对应于写入数据的位线电压施加至在所述多个存储器单元的列方向上延伸的位线；以及子电力线，其配置为在写入操作中将单元驱动电压传输至所述多个存储器单元，在平行于所述位线的方向上延伸，并包括第一节点和第二节点。将所述单元驱动电压施加至所述子电力线的第一节点，并且所述子电力线的第一节点与所述写入驱动器的输出节点在所述多个存储器单元的行方向上对齐。
- 组对组数据传送-201880031779.X
- P·V·莱亚;T·A·曼宁 - 美光科技公司
- 2018-05-09 - 2023-07-28 - G11C11/419
- 本公开包含用于组对组数据传送的设备和方法。实例设备包含存储器单元的多个组、经配置以在所述多个组与外部总线接口之间传送数据的内部总线，和经配置以在所述多个组之间传送数据的组对组传送总线。
- 一种亚阈区低功耗存算一体CMOS电路结构-202011260920.9
- 胡绍刚;雷谕霖;周桐;邓阳杰;刘洋;于奇 - 电子科技大学
- 2020-11-12 - 2023-07-18 - G11C11/419
- 本发明属于计算机架构技术领域，具体来说是涉及一种亚阈区低功耗存算一体CMOS电路结构。本发明是MOSFET工作在亚阈区时的电流‑电压指数关系，使单个MOSFEET在不同的源漏电压V
- 存储器件-202211449532.4
- 姜贞明;唐昊莹;李仁学;白尚叶;徐东旭 - 三星电子株式会社
- 2022-11-18 - 2023-07-11 - G11C11/419
- 一种存储器件包括：位单元阵列，所述位单元阵列包括与被供应单元电源电压的第一辅助线路连接的多个位单元；写入驱动器，所述写入驱动器被配置为在写入操作期间向在所述位单元阵列的列方向上延伸的位线施加与写入数据相对应的位线电压；以及写入辅助电路，所述写入辅助电路与所述第一辅助线路和与所述第一辅助线路平行地延伸的第二辅助线路连接，并且被配置为在写入操作期间降低与所述写入驱动器间隔开的第一位单元的单元电源电压，其中，通过所述第二辅助线路向所述第一辅助线路供应所述单元电源电压，并且通过所述第一辅助线路向所述第一位单元和与所述写入驱动器相邻的第二位单元顺序地感应所述单元电源电压。
- 用于在自定时存储器中进行自适应读写操作的方法和电路-201910107693.7
- A·帕沙克;T·罗伊;S·库马尔 - 意法半导体国际有限公司
- 2019-02-01 - 2023-07-11 - G11C11/419
- 本文中公开了一种存储器电路，其包括：驱动虚设字线的虚设字线驱动器、耦合到虚设位线和虚设互补位线的虚设存储器单元、以及耦合到虚设字线以从虚设字线驱动器向虚设存储器单元的输入传递字线信号的传输门。晶体管在传输门与虚设存储器单元中沿着虚设字线最靠近传输门的给定虚设存储器单元的成对通过门之间耦合到虚设字线。复位信号输出耦合到虚设互补位线。晶体管用于降低虚设字线上的电压，并且指示所测量的虚设周期的结束的复位信号在复位信号输出处被生成。
- 一种用于配置类SRAM读写的电路结构-202310297511.3
- 韦援丰;陈柱佳 - 中科亿海微电子科技（苏州）有限公司
- 2023-03-24 - 2023-07-04 - G11C11/419
- 本发明提供了一种用于配置类SRAM读写的电路结构，通过分段模块电路将长深度SRAM的位线bl分成多段，并分段驱动和回读采集，形成多个相对较短的深度段，从而消除位线过长引入的大电阻和大耦合电容的影响,提高了配置类SRAM读写电路可靠性和运行速度。
- 负电压控制电路、方法、存储器及电子设备-202310302383.7
- 李云艳 - 芯原微电子（上海）股份有限公司;芯原科技（上海）有限公司;芯原微电子（成都）有限公司;芯原微电子（南京）有限公司
- 2023-03-24 - 2023-06-23 - G11C11/419
- 本申请涉及一种负电压控制电路、方法、存储器及电子设备，属于电子电路领域。该负电压控制电路包括：电压检测模块和控制模块；电压检测模块用于与存储单元的数据线连接，所述电压检测模块用于检测所述数据线的电压；控制模块与所述电压检测模块以及负电压产生电路连接，所述控制模块用于当所述数据线的电压低于预设电压时，控制所述负电压产生电路的开启，以使所述负电压产生电路将所述数据线的电压下拉到负电压，其中，所述预设电压为所述存储单元能够写入数据0时的电压。该负电压控制电路，能够有效的检测负电压产生电路的最佳开启时间，有效的提升了存储单元的写操作良率。且电路结构简单，面积小，有效的节省了成本。
- 一种比特交错结构下可消除半选择干扰的超低电压SRAM单元-202211671185.X
- 李怡霏;陈剑;哈亚军;陈宏宇 - 上海科技大学
- 2022-12-26 - 2023-06-23 - G11C11/419
- 本发明的技术方案是提供了一种比特交错结构下可消除半选择干扰的超低电压SRAM单元，其特征在于，包括一组反相器环，两个N型写晶体管NM1、NM2，两个P型写晶体管PM1、PM2和两个N型晶体管NM3、NM4组成的读出路径。本发明可以被应用于超低电压有存储需求的应用中，特别是一些对于低电压下SRAM访存速度及可靠性有一定需求的应用，相比其他不同SRAM单元，在能耗相差不大的情况下，本发明可以实现更高的读写工作频率。
- 存储电路、存储芯片及电子设备-202211555107.3
- 佘一奇;郑坚斌;吴守道;王林;张雪 - 苏州兆芯半导体科技有限公司
- 2022-12-06 - 2023-05-26 - G11C11/419
- 本申请实施例提供一种存储电路、存储芯片及电子设备。该存储电路包括子读出电路、读位线、至少一个读辅助单元、以及多个静态随机存取存储器SRAM单元，其中，读位线分别与子读出电路、至少一个读辅助单元和多个SRAM单元连接；子读出电路用于通过多个SRAM单元进行读操作；读辅助单元为对SRAM单元的电路连接关系进行更新得到的，读辅助单元用于调节读位线的电位。不仅提高了读1操作的成功率和加速了读0操作的速度，还避免了存储电路的面积开销过大。
- 读写辅助电路及静态随机访问存储器-202310108362.1
- 乔树山;赵鹏远;尹佳璐;赵慧冬 - 中国科学院微电子研究所
- 2023-02-01 - 2023-05-12 - G11C11/419
- 本公开提供一种读写辅助电路及静态随机访问存储器，读写辅助电路包括：相互连接的第一晶体管和第三晶体管，相互连接的第二晶体管和第四晶体管；晶体管电容；以及第五晶体管；其中，第一晶体管和第三晶体管分别与晶体管电容的第一极板相连接，第二晶体管和第四晶体管分别与晶体管电容的第二极板相连接；第一晶体管和第二晶体管分别与电源相连接；第三晶体管和第四晶体管分别与第五晶体管相连接；第一晶体管和第二晶体管不同时导通，以使得在第五晶体管关断时，电源对晶体管电容充电；以及在第五晶体管导通时，经过充电的晶体管电容抬高或拉低存储阵列的电压。
- 包括复制晶体管的SRAM读复用器-201810759063.3
- K·J·多里;A·帕沙克;S·库马尔 - 意法半导体国际有限公司
- 2018-07-11 - 2023-05-09 - G11C11/419
- 本公开涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。
- 一种读写电路、读写方法和存储器-202310106292.6
- 王佳 - 长鑫存储技术有限公司
- 2023-02-13 - 2023-04-28 - G11C11/419
- 本公开实施例提供了一种读写电路、读写方法和存储器，该读写电路包括：写驱动电路，用于向数据线进行预充电并将待写入数据写入至数据线；控制电路，在掩码写模式下，控制电路用于在数据读取后至数据写入前控制写驱动电路停止向数据线进行预充电；在未处于掩码写模式时，控制电路用于在数据写入前控制写驱动电路向数据线进行预充电。这样，在掩码写模式下，通过控制电路来控制写驱动电路在数据读取后至数据写入前停止向数据线进行预充电，从而能够节省掩码写模式时的电流，并且提高掩码写模式时数据写入的速度。
- 一种静态随机存取存储器读电路、存储器及电子设备-202011185060.7
- 罗怡菲;姚其爽;孙燃;王子羽 - 海光信息技术股份有限公司
- 2020-10-29 - 2023-04-25 - G11C11/419
- 本申请涉及一种静态随机存取存储器读电路、存储器及电子设备，属于电子技术领域。该读电路包括：灵敏放大电路和负压产生电路；负压产生电路包括第一控制端子、补偿电路和N型开关管；第一控制端子通过补偿电路与灵敏放大电路中的尾管的源极端连接，N型开关管的栅极端与第一控制端子连接，N型开关管的漏极端与尾管的源极端连接，N型开关管的源极端接地；当第一控制端子的电压为高电平时，补偿电路的第一端电压为大于零的电压，尾管的源极端电压为零；当第一控制端子的电压从高电平跳变为低电平时，补偿电路的第一端电压为零。通过将尾管的源极端电压从零下拉到负值，从而增大尾管源极端和漏极端的电压差，以此来提高灵敏放大电路的放大效率。
- 一种低压下提升读写速度和稳定性的SRAM存储单元电路-202010679686.7
- 贺雅娟;黄茂航;吕嘉洵;王梓霖;张波 - 电子科技大学
- 2020-07-15 - 2023-04-25 - G11C11/419
- 一种低压下提升读写速度和稳定性的SRAM存储单元电路，属于集成电路技术领域。本发明是12管的SRAM存储单元电路，利用第三NMOS管打断整个反馈环使得第二PMOS管和第二NMOS管容易写入电压，当进行写操作时，第一写字线拉为高电平，第二写字线拉为低电平使第二NMOS管和第二PMOS管导通，第三NMOS管N3关断从而使反馈环打断，能够大幅提升SRAM存储单元电路的写能力；同时设置了第五PMOS管、第六NMOS管和第七NMOS管构成读缓冲器结构，用来消除读干扰对SRAM存储单元电路的影响；因此本发明在提升写能力的同时不影响读稳定性，能够用于单端读写阵列结构，用以解决低压下单端结构带来的写能力降低的问题。
- 优化SRAM阵列中的感测放大器使能脉宽的装置和方法-202211147722.0
- 古鲁拉杰·K·萨满娜;纳文·库马尔·M;贾加迪什·钱德拉·萨拉卡;帕斯卡·A·迈纳扎根;斯拉万·K·普查卡亚拉;伊克巴尔·拉贾瓦尼 - 英特尔公司
- 2022-09-19 - 2023-04-21 - G11C11/419
- 本公开涉及优化SRAM阵列中的感测放大器使能脉宽的装置和方法。本文的实施例涉及优化诸如SRAM之类的存储器设备中的感测放大器使能信号的持续时间。控制电路响应于来自SRAM的复制列的时钟信号而断言感测放大器使能信号。反馈路径从感测放大器延伸回到控制电路。在一种方法中，反馈路径上的反馈信号的变化指示出感测放大器全都接收到了感测放大器使能信号。在另一种方法中，反馈路径上的反馈信号的变化指示出感测放大器全都完成了其感测操作。在一些情况下，可以在多个反馈路径之间作出选择。
- 具有高写噪声容限的MOSFET-TFET混合型11T-SRAM单元电路、模块-202310039992.8
- 卢文娟;于天祺;周子璇;刘立;强斌;刘念龙;吴秀龙 - 安徽大学
- 2023-01-12 - 2023-04-18 - G11C11/419
- 本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高写噪声容限的MOSFET‑TFET混合型11T‑SRAM单元电路，和采用了该种11T‑SRAM单元电路布局的模块。本发明的11T‑SRAM单元电路充分利用了低电压下TFET晶体管具有更好开关特性和更低的亚阈值摆幅的优势，采用了打断锁存结构的方式，提高了单元的写噪声容限；采用漏极电压始终不低于源极电压的NTFET晶体管作为传输控制管，不仅提高了SRAM单元的写能力，而且消除了TFET器件的正向偏置电流，降低了单元的静态功耗。
- 多比特运算模块以及使用了该模块的存内计算电路结构-202310026356.1
- 周永亮;周子璇;施琦;杨震;韦一鸣;彭春雨;吴秀龙 - 安徽大学
- 2023-01-09 - 2023-04-11 - G11C11/419
- 本发明涉及静态随机存储器技术领域，更具体的，涉及多比特运算模块，以及使用了该模块的存内计算电路结构。本发明的多比特运算模块通过计算位线负载电容的放电累加完成了多比特乘累加运算，分比特权重和分离全局位线的设计具有良好的计算并行度和稳定性，具有较高的推理精度，且与后续的量化单元模块配合获得量化输出，可支持深度神经网络中多比特MAC运算。
- 支持单时钟周期读－修改－写操作的静态随机存取存储器-202210956352.9
- P·K·维玛;H·拉瓦特 - 意法半导体国际有限公司
- 2022-08-10 - 2023-04-04 - G11C11/419
- 本公开的实施例涉及支持单时钟周期读－修改－写操作的静态随机存取存储器。存储器阵列包括形成响应于字线信号而存取的数据字位置的存储器单元。数据感测电路，其被配置为感测与所述存储器单元相关联的位线上的数据。所感测的数据对应于存储在数据字位置处的当前数据字。数据锁存电路锁存来自数据感测电路的当前数据字的感测数据。然后，数据修改电路对当前数据字执行数学修改操作以生成经修改数据字。经修改数据字接着由数据写入电路施加到位线以用于在数据字位置处写回到存储器阵列的存储器单元。这些操作有利地在单个时钟周期内执行。
- 专利分类
