[发明专利]电阻变化型非易失性存储装置有效

专利信息
申请号: 201880083668.3 申请日: 2018-12-05
公开(公告)号: CN111542882B 公开(公告)日: 2023-04-04
发明(设计)人: 持田礼司;河野和幸;小野贵史;中山雅义;早田百合子 申请(专利权)人: 松下控股株式会社
主分类号: G11C13/00 分类号: G11C13/00;G11C11/16;H10B63/00
代理公司: 永新专利商标代理有限公司 72002 代理人: 吕文卓
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 电阻变化型非易失性存储装置具备:具有多个存储单元(10)的存储单元阵列、进行向存储单元(10)的写入的写入电路、以及控制电路。存储单元(10)具有:电阻变化型的非易失性的存储元件(12)、以及与其串联连接的单元晶体管(14)。写入电路具有:与单元晶体管(14)连接的源极线驱动电路(20)、以及与存储元件(12)连接的位线驱动电路(40)。控制电路在进行使存储元件(12)成为低电阻状态的写入动作的情况下,进行将第1电流值的电流流到存储元件(12)的控制,在此之后,进行将第2电流值的电流流到存储元件(12)的控制。第2电流值比存储元件(12)向低电阻状态的变化开始后的存储元件(12)的电流的过冲的最大值大。
搜索关键词: 电阻 变化 型非易失性 存储 装置
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下控股株式会社,未经松下控股株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201880083668.3/,转载请声明来源钻瓜专利网。

同类专利
  • 评估背景泄漏以选择存储器装置中的写入电压-202280012991.8
  • N·N·加杰拉;K·萨尔帕特瓦里;鹿中原 - 美光科技公司
  • 2022-01-26 - 2023-10-27 - G11C13/00
  • 一种存储器装置具有包含存储器单元的存储器阵列。所述存储器装置的控制器评估背景泄漏,以便选择用于在执行编程操作时施加到所述存储器单元的写入电压。从两个或更多个写入电压动态选择所述写入电压。这些写入电压包含作为正常或默认电压的第一写入电压,以及作为升高的写入电压的第二写入电压。所述控制器将预感测电压及预读取电压施加到所述存储器单元,且确定源自施加这些电压的第一及第二相应电流。响应于确定所述第一电流超过第一阈值(指示背景泄漏),且所述第二电流低于大于所述第一阈值的第二阈值(指示所述存储器单元不跳变),所述控制器选择所述第二(升高的)写入电压。
  • 半导体存储装置-201910603183.9
  • 中泽新悟 - 铠侠股份有限公司
  • 2019-07-05 - 2023-10-27 - G11C13/00
  • 本发明的实施方式提供一种能够较佳地控制的半导体存储装置。本发明的实施方式的半导体存储装置具备:第1配线;第1可变电阻元件,连接于第1配线;第1非线性元件,连接于第1可变电阻元件;第2配线,连接于第1非线性元件;第2可变电阻元件,连接于第1配线;第2非线性元件,连接于第2可变电阻元件;及第3配线,连接于第2非线性元件。另外,在读出动作或写入动作的第1时点,第1配线的电压成为第1极性的第1电压,第2配线的电压成为与第1极性不同的第2极性的第2电压。另外,在第1时点之后的第2时点,第1配线的电压成为小于第1极性的第1电压的大小的第3电压,第3配线的电压成为大于第1极性的第3电压的大小的第4电压。
  • 存储器件-202010022448.9
  • 白井丰 - 铠侠股份有限公司
  • 2020-01-09 - 2023-10-27 - G11C13/00
  • 根据一个实施方式,存储器件具备:第1布线;第2布线;存储单元,其电连接于所述第1布线与所述第2布线之间,包括存储元件;第1电路,其设置在从第1电压到大于所述第1电压的第2电压的范围的第1电源域内,控制对于所述第1布线的所述第2电压的供给的开始和停止;第2电路,其设置在从小于所述第1电压的第3电压到所述第1电压的范围的第2电源域内,控制对于所述第2布线的所述第3电压的供给的开始和停止;以及第3电路,其设置在从低于所述第1电压的第4电压到高于所述第1电压的第5电压的范围的第3电源域内,控制对于所述第1布线和所述第2布线的第6电压的供给和停止。
  • 包括放电电路的存储器件-202010650970.1
  • 李炯东 - 爱思开海力士有限公司
  • 2020-07-08 - 2023-10-27 - G11C13/00
  • 一种存储器件包括:第一传导线,沿第一方向延伸;第二传导线,沿与第一方向相交的第二方向延伸;多个存储单元,设置在第一传导线和第二传导线的相交部分处;第一选择晶体管,分别连接到第一传导线,第一选择晶体管构成多个组;以及第一放电电路,分别连接到第一选择晶体管的多个组,每个第一放电电路响应于栅极控制信号而将第一传导线中的与其相对应的一组第一传导线放电。
  • 电阻式内存单元的阻丝成型方法-202210339227.3
  • 陈达;王炳琨;林家鸿;黄俊尧 - 华邦电子股份有限公司
  • 2022-04-01 - 2023-10-24 - G11C13/00
  • 一种电阻式内存单元阻丝成型方法,包括:在第一阶段成型,以包括栅极与漏极电压的第一偏压施加多次到电阻式内存单元。当第一阶段成型进行至读取电流达到第一饱和状态,锁存第一饱和状态的读取电流为饱和读取电流,判断饱和读取电流的增加率是否低于第一阈值。当饱和读取电流的增加率未低于第一阈值时,执行第二阶段成型,施加第二偏压多次到内存单元,直到电阻式内存单元的读取电流达到第二饱和状态,锁存所述第二饱和状态的所述读取电流为所述饱和读取电流,并判断饱和读取电流的增加率是否低于第一阈值,第二偏压为增加栅极电压并且降低漏极电压。在饱和读取电流的增加率未低于第一阈值时,且在饱和读取电流达到目标电流值时,结束此方法。
  • 一种应用于图像识别领域的忆阻器感存算一体电路结构-202110378734.3
  • 胡绍刚;周桐;王宇婷;黄家;刘洋 - 电子科技大学
  • 2021-04-08 - 2023-10-20 - G11C13/00
  • 本发明属于半导体器件与集成电路技术领域,提供一种应用于图像识别领域的忆阻器感存算一体电路结构,旨在利用具有光电特性和存储特性的忆阻器与CMOS集成电路进行单片集成,进而实现图像信息传感、存储及运算的完整过程。本发明充分利用了忆阻器的光电特性和存储特性,将忆阻器器件作为图像信息传感器件和存储单元,并结合相应的运算电路模块,实现了在单片上同时集成传感、存储与运算的电路功能模块;同时,本发明还结合二极管和MOS晶体管进行电路结构的优化。综上,本发明中应用于图像识别领域的忆阻器感存算一体电路结构能够用于图像传感、图像识别等应用领域,且具有体积小、速度快、功耗低、集成度高、成本低、抗干扰能力强的特点。
  • 存储装置及其制造方法-201910176594.4
  • 伊藤雄一 - 铠侠股份有限公司
  • 2019-03-08 - 2023-10-20 - G11C13/00
  • 实施方式提供一种高品质的存储装置及其制造方法。第1导电体沿着第1轴延伸。第1积层体沿着第1轴延伸,与第1导电体电连接,且包含沿着第1轴延伸的第1强磁性体。第1绝缘体与第1积层体电连接。第2强磁性体与第1绝缘体电连接。开关元件使第1端与第2强磁性体电连接,响应于施加至第1端与第2端之间的电压而允许或阻断从第1端向第2端的电流,且响应于施加至第2端与第1端之间的电压而允许或阻断从第2端向第1端的电流。第2导电体沿着第2轴延伸,与第1开关元件的第2端电连接。
  • 基于忆阻器的输出连续可调电流源及控制方法-202310674372.1
  • 杨乐;成铭;丁芝侠;李赛;蔡仁 - 武汉工程大学
  • 2023-06-07 - 2023-10-17 - G11C13/00
  • 本发明提出了基于忆阻器的输出连续可调电流源及控制方法,涉及新兴电路技术领域;该电流源包括:忆阻器控制电路以及与忆阻器控制电路连接的外部控制电路;外部控制电路,用于根据输出电流的输出要求,生成与输出要求对应的数字控制信号和对应大小的控制电压,并将数字控制信号和控制电压传输至忆阻器控制电路;忆阻器控制电路,用于接收数字控制信号和控制电压,根据数字控制信号和控制电压调整忆阻器控制电路中忆阻器的阻值,并输出满足输出要求的输出电流;实时调节输出电流达到连续可调的目的,克服了现有电流源的电路结构技术中需要额外的高精度参考电流、以及在电路制造完成后输出电流不可调的问题。
  • 半导体存储装置和信息处理设备-201880014393.8
  • 黑田真实 - 索尼半导体解决方案公司
  • 2018-02-08 - 2023-10-17 - G11C13/00
  • [问题]提供一种半导体存储装置,能够正常地从存储元件读取一值并且实现大容量。[解决方案]根据本发明的半导体存储装置设有:存储元件;具有第一电阻状态的参考元件,用于生成用来判定存储元件中保持的值的参考电位;以及具有的第二电阻状态高于第一电阻状态的电阻值的参考元件,用于生成参考电位。半导体存储装置具有其中当生成参考电位时,具有第一电阻状态的参考元件的数量更多的配置。
  • 半导体装置-201910567821.6
  • 出口阳子;吉原正浩;鎌田义彦;児玉择洋 - 铠侠股份有限公司
  • 2019-06-27 - 2023-10-17 - G11C13/00
  • 实施方式提供一种性能更高的半导体装置。一实施方式的半导体装置具备第1电流电路、第1电阻、第2电阻、第2电流电路、第3电阻。第1电流电路构成为使用第1电位在第1输出节点输出第1电流。第1电阻连接于第1输出节点。第2电阻具有与第1输出节点电性连接的第1端、第2端。第2电流电路构成为使用比第1电位高的第2电位在第2输出节点输出第2电流。第3电阻位于第2输出节点与第2电阻的第2端之间。
  • 一种基于波导光栅结构的非易失性十进制光电存储器-202110997579.3
  • 刘富荣;张露露;张永志;陈清远;谢轩轩;连阳波 - 北京工业大学
  • 2021-08-27 - 2023-10-13 - G11C13/00
  • 一种基于波导光栅结构的非易失性十进制光电存储器,属于信息技术领域。存储器包括层底、光波导、导电极材料和相变材料薄膜。相变材料薄膜呈阵列光栅式结构沉积在波导上,通过电信号可以改变相变材料薄膜的状态,编程调控晶态和非晶态的个数,就可以将数据写入/擦除在光栅阵列中。相变材料薄膜在晶态和非晶态的光学常数存在巨大差异,可以改变光波导中的光传播行为。于是,利用光信号的透过率不同就可以读出写入的数据。本发明相变材料的非易失性超快相变特性,并结合电驱动的普适性和光读取的超快性,实现存储器的低损耗和大容量,同时,所设计结构简单,便于集成,为未来光电器件的发展奠定了基础。
  • 存储器装置和调整用于存储器装置的参数的方法-202010104774.4
  • 连存德;林纪舜 - 华邦电子股份有限公司
  • 2020-02-20 - 2023-10-13 - G11C13/00
  • 本公开提供一种存储器装置,包含:连接接口;存储器阵列,与参数相关联;以及存储器控制电路,配置成至少:通过连接接口接收操作以对存储器阵列进行操作,操作中的每一个是读取操作或写入操作;基于对存储器阵列进行操作来检测读取错误,读取错误是二进制0读取错误或二进制1读取错误;通过响应于读取错误是二进制1读取错误而递增错误计数器的计数器值且响应于读取错误是二进制0读取错误而递减计数器值来更新错误计数器;以及响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
  • 密排式1T1R阵列架构及其数据处理方法-202310584808.8
  • 王宗巍;孙经纬;蔡一茂;黄如 - 北京大学
  • 2023-05-23 - 2023-10-10 - G11C13/00
  • 本发明提供一种密排式1T1R阵列架构及其数据处理方法,其中的密排式1T1R阵列架构包括至少两个循环单元,各所述循环单元均包括两个纵向对称设置的子阵列,其中,所述子阵列包括一个晶体管串联通路,所述晶体管串联通路包括两个横向对称且相串联的晶体管串联组,两个所述晶体管串联组的输入端均与源线SL相连,所述晶体管串联通路中的各晶体管的控制极均与字线WL相连,在所述晶体管串联通路中的各晶体管的输出端均与相应的位线BL之间连接有新型存储器。本发明提供的密排式1T1R阵列架构及其数据处理方法能够解决现有的新型存储器架构容易出现漏电串扰或无法进一步提升集成密度的问题。
  • 非易失性存储装置-201910109721.9
  • 片山明 - 铠侠股份有限公司
  • 2019-02-11 - 2023-10-10 - G11C13/00
  • 实施方式提供能够进行高效的读出工作的非易失性存储装置。非易失性存储装置构成为具有:第1及第2配线;存储单元,具有阻变存储元件与选择阻变存储元件的双端子开关元件的串联连接,所述阻变存储元件能够将低电阻状态和高电阻状态中的一方设定为数据;读出电路(30),在第1及第2读出期间,从阻变存储元件读出数据;写入电路(20),在第1读出期间和第2读出期间之间的写入期间,向阻变存储元件写入数据;以及判定电路(40),将基于在第1读出期间读出的数据的第1电压与基于在第2读出期间读出的数据的第2电压进行比较,由此判定在第1读出期间读出的数据,在第1读出期间、写入期间和第2读出期间,使得相同方向的电流流过存储单元。
  • 存储装置-201811239202.6
  • 林菜昱;罗太熙;鲜于桢;李墉焌 - 三星电子株式会社
  • 2018-10-23 - 2023-10-10 - G11C13/00
  • 提供了一种存储装置,所述存储装置包括:存储单元阵列,所述存储单元阵列包括多个存储单元,其中,所述多个存储单元中的每个存储单元包括开关元件和连接到所述开关元件的数据存储元件,其中,所述数据存储元件包括相变材料;以及存储控制器,所述存储控制器被配置为:通过将操作电流输入到所述多个存储单元中的第一存储单元来对所述第一存储单元执行控制操作,并在将所述操作电流输入到所述第一存储单元之前或之后,在所述第一存储单元中输入从所述数据存储元件流向所述开关元件的补偿电流。
  • 包括行解码器的非易失性存储器件-201811195218.1
  • 金昶汎;金成勋 - 三星电子株式会社
  • 2018-10-15 - 2023-10-03 - G11C13/00
  • 本公开提供了包括行解码器的非易失性存储器件。一种非易失性存储器件包括:基板;存储单元阵列,以竖直堆叠结构形成在基板上;以及行解码器,配置为向存储单元阵列供应行线电压,该行解码器包括多个通过晶体管。行线电压通过将通过晶体管连接到存储单元阵列的多条行线供应。每条行线包括与基板的主表面平行的配线和垂直于基板的主表面的接触。所述多条行线当中的至少一条行线中的每个的配线包括多条导电线。
  • 电子设备、存储器件以及操作存储器件的方法-201911065070.4
  • 李承润 - 爱思开海力士有限公司
  • 2019-11-04 - 2023-10-03 - G11C13/00
  • 本发明技术提供了一种电子设备、存储器件以及操作存储器件的方法。该存储器件包括:存储单元阵列,其包括与第一导线和第二导线耦接的可变电阻存储单元;以及外围电路,其被配置为通过第一导线向可变电阻存储单元提供写入脉冲或读取脉冲。写入脉冲被控制为具有彼此相反的第一极性与第二极性中的一种。读取脉冲被控制为具有与可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性,第一非晶化起始电流值由具有第一极性的第一脉冲来确定,第二非晶化起始电流值由具有第二极性的第二脉冲来确定。
  • 一种使用MOSFET和电容器构成的无源忆阻器电路-202310900111.7
  • 施阁;吴世恩;王晨宇;林如斌 - 中国计量大学
  • 2023-07-21 - 2023-09-29 - G11C13/00
  • 本发明公开了一种使用MOSFET和电容器构成的无源忆阻器电路。全电路仅由3个MOS管M1M2M3和1个电容器C构成,无需使用任何有源模块和其它种类的无源器件。其中,M1M2控制电容器C的充电和放电,改变电容器C上的电压大小;M3上流过的电流受电容器C控制;电路的阻值等效为电路两端的电压和M3上流过的电流之间的比值。所设计的电路构成的忆阻器属于二端无源器件,结构简单,可应用在与非门、或非门等逻辑电路中。
  • 具有双向阈值开关的相变存储单元-202180083147.X
  • 龚南博;安藤崇志;R·L·布鲁斯;A·雷茨尼采克;B·赫克马绍尔塔巴里 - 国际商业机器公司
  • 2021-11-10 - 2023-09-29 - G11C13/00
  • 一种结构,包括底部电极(104)、垂直对准的相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(106)。一种结构,包括底部电极(104)、相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(118)、以及第二阻挡层(120,所述第二阻挡层将所述双向阈值切换层(118)与顶部电极(122)物理地分离。一种方法,包括:形成包括衬里的结构,所述衬里在第一阻挡层(108)上方垂直对准,所述第一阻挡层(108)在相变材料层(106)上方垂直对准,所述相变材料层(106)在底部电极(104)上方垂直对准;形成围绕所述结构的电介质(114);以及在所述第一阻挡层(108)上形成双向阈值切换层(118),所述双向阈值切换层(118)的垂直侧表面与所述第一阻挡层(108)、所述相变材料层(106)和所述底部电极(104)垂直对准。
  • 存储装置及其操作方法-201811311090.0
  • 罗太熙;朴茂熙;李光振;李墉焌 - 三星电子株式会社
  • 2018-11-06 - 2023-09-29 - G11C13/00
  • 本公开提供了一种存储装置及其操作方法。所述存储装置包括:存储单元阵列,所述存储单元阵列包括多个存储单元,所述多个存储单元中的每一个存储单元具有开关元件和数据存储元件,所述数据存储元件连接到所述开关元件并且包含相变材料;以及存储控制器,所述存储控制器用于从所述多个存储单元获得第一读取电压,将第一写入电流输入到所述多个存储单元,然后从所述多个存储单元获得第二读取电压,其中所述存储控制器将所述多个存储单元中的第一存储单元的所述第一读取电压与所述第一存储单元的所述第二读取电压进行比较,以确定所述第一存储单元的状态。
  • 自动参考存储器单元读取技术-201880081912.2
  • G·米里希尼;P·阿马托;F·皮奥;A·奥兰多;M·斯福尔津 - 美光科技公司
  • 2018-12-20 - 2023-09-29 - G11C13/00
  • 本申请案涉及自动参考存储器单元读取技术。描述与自动参考存储器单元读取技术相关的方法、系统及装置。自动参考读取可在将用户数据存储于存储器单元中之前编码所述用户数据以包含具有第一逻辑状态的预定数目个位。所述自动参考读取可将所述用户数据中具有第一逻辑状态的位的总数目存储于存储器单元的单独集中。随后,可通过将读取电压施加到存储所述用户数据的所述存储器单元来实行读取所述用户数据,同时通过激活具有所述第一逻辑状态的所述存储器单元的子集来监测一系列切换事件。所述自动参考读取可比较经激活存储器单元的数目与所述预定数目或所述总数目以确定是否已检测具有所述第一逻辑状态的所有所述位。
  • 一种基于单电容的无源忆阻器电路-202310138705.9
  • 施阁;王晨宇;林如斌;吴世恩 - 中国计量大学
  • 2023-02-21 - 2023-09-22 - G11C13/00
  • 本发明公开了一种基于单电容的无源忆阻器电路。本发明采取全新的拓扑结构,三极管控制电路的高低阻态切换,电容使电路的电流呈现滞后效果,仅采用七个元器件组成忆阻器电路。电路的等效电阻由电阻的阻值大小控制,电路的工作频率范围由电容的容值大小控制。所述的忆阻器电路设计简单,采用无源器件构成,易于集成。电路仅使用一个电容实现功能,不需要额外的直流偏置,为忆阻器电路的研究提供了新的解决方案。
  • 一种汉明重量计算方法及装置-202210246754.X
  • 闫鹏;唐鲲;杨天文;王升 - 成都华为技术有限公司
  • 2022-03-14 - 2023-09-22 - G11C13/00
  • 本申请涉及存储器技术领域,提供一种汉明重量计算方法及装置,该装置包括N个第一计算单元和一个或多个电流测量装置,每个第一计算单元包括一个晶体管和K个存储器,晶体管的源极与每个存储器的第一端相连,每个存储器的第二端接地或者与一个或多个电流测量装置中的一个电流测量装置相连;其中的M个第一计算单元的M个晶体管的漏极,用于接收M个第一电压,M个第一电压与第一字符串的M个元素一一对应,一个第一电压用于使得K个存储器处于高阻状态或低阻状态;电流测量装置,用于测量M个第一计算单元的存储器的总电流,该总电流用于确定第一字符串的汉明重量。通过本申请提供的装置能够以少量步骤完成汉明重量的计算,简化汉明重量计算过程。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top