[发明专利]用以垂直对准多电平单元的方法在审
| 申请号： | 201880045517.9 | 申请日： | 2018-07-30 |
| 公开（公告）号： | CN110870009A | 公开（公告）日： | 2020-03-06 |
| 发明（设计）人： | T·M·霍利斯;林锋 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C7/22;G11C16/32 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述用于改进多电平信号的电平之间的均匀性的方法、系统及装置。本文中提供用以统一使用多电平信令传输的数据之间的垂直对准的技术。此多电平信令可经配置以在存储器控制器的单个时钟循环期间捕获所传输数据。多电平信令方案的实例可为脉冲振幅调制PAM。所述多电平信号的每一独有符号可经配置以表示多个数据位。 | ||
| 搜索关键词： | 用以 垂直 对准 电平 单元 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880045517.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于可复用Booth乘法单元的存内计算电路-202310945599.5
- 贺雅娟;金正浩;武晗;潘本浩;张波 - 电子科技大学
- 2023-07-28 - 2023-10-27 - G11C7/10
- 本发明属于集成电路技术领域，具体的说是一种基于可复用Booth乘法单元的存内计算电路。本发明在传统6T‑SRAM存储单元基础上添加两个晶体管，控制局部计算数据线进行多行数据复用，并且增加Booth编码器对局部计算数据线中的数据编码，再利用Booth译码器和积产生电路完成8比特数据乘法，最后通过加法器树累加各个乘法结果实现了在SRAM存储阵列中完成多组数据的乘法累加运算。本发明了实现了高效的8比特SRAM存内计算，具有存储密度大，灵活性高的特点，能够在存内计算操作的同时进行读写操作，适用于需要大规模矩阵运算的数据密集型应用，如神经网络。
- 用于flash型可编程逻辑器件的数据读写控制电路-202110763690.6
- 何小飞;曹正州 - 无锡中微亿芯有限公司;中国电子科技集团公司第五十八研究所
- 2021-07-06 - 2023-10-27 - G11C7/10
- 本发明公开了一种用于flash型可编程逻辑器件的数据读写控制电路，涉及可编程逻辑器件领域，该数据读写控制电路在进行数据写入时，数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出相应的配置数据，数据读写控制电路在进行数据回写时，通过回读控制模块将数据驱动模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据，数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出，该数据读写控制电路能够实现稳定的数据配置和数据回写，不占用额外的寄存器单元，实现灵活，适用于大规模可编程器件。
- 半导体存储装置及存储器系统-201910748427.2
- 佐野裕太;佐藤淳一 - 铠侠股份有限公司
- 2019-08-14 - 2023-10-27 - G11C7/10
- 本发明的实施方式提供一种高速地动作的半导体存储装置及存储器系统。本发明的实施方式的半导体存储装置具备：存储单元阵列，包含多个存储单元；周边电路，连接于该存储单元阵列，根据包含命令数据及地址数据的命令集的输入而输出用户数据；第1焊垫电极，可用于命令集的输入及用户数据的输出；以及第2焊垫电极，可对周边电路供给电力。而且，在该半导体存储装置中，当开始输入命令集之后且命令集的输入结束之前，第2焊垫电极中流动的电流增大。
- 支持冲突的高速多端口存储器-202280014931.X
- P·拉杰;R·萨胡;S·K·古普塔 - 高通股份有限公司
- 2022-03-09 - 2023-10-24 - G11C7/10
- 提供了一种多端口存储器，其支持用于同一多端口位单元的读取端口与写入端口之间的冲突。当用于多端口位单元的写入端口在系统时钟信号期间被寻址时，感测放大器从多端口位单元读取数据位。如果用于多端口位单元的读取端口在同一系统时钟信号期间被寻址，则多路复用器选择来自感测放大器的输出位。
- 用于存储系统接口电路的信号处理方法和装置-202210352338.8
- 祖秋艳;孙春来;王武广;严钢;王勇 - 澜起电子科技（昆山）有限公司
- 2022-04-04 - 2023-10-24 - G11C7/10
- 本申请涉及用于存储系统接口电路的信号处理方法，所述信号处理方法包括：对接收信号进行预处理，以得到输入信号；从所述输入信号中去除加权反馈信号以得到输出信号，其中所述加权反馈信号是通过反馈路径中的有限长单位冲激响应FIR滤波器提供的；基于预定基准信号对所述输出信号进行判决以生成数字输出信号；经由所述FIR滤波器的滤波系数矩阵对所述数字输出信号进行加权，以得到加权反馈信号；将所述输出信号与参考信号进行比较以产生误差信号；以及根据所述数字输出信号与所述误差信号之间的相关性来确定所述FIR滤波器的滤波系数矩阵的一组优化滤波系数以及所述参考信号，以最小化由所述信号接收链路的传输特性引入所述接收信号中的码间串扰。
- 随机存取存储器以及用于管理随机存取存储器的对应方法-202310432140.5
- M·卡萨尔萨 - 意法半导体股份有限公司
- 2023-04-21 - 2023-10-24 - G11C7/10
- 随机存取存储器(RAM)包括按行和列布置的阵列。存储元件的行对应于RAM的相应存储器位置。行中的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个D型锁存器。在操作中，RAM的地址输入接收标识RAM中的存储器位置的存储器地址。RAM的时钟门控电路装置基于在地址输入处接收的存储器地址，生成用于存储元件阵列的行的相应的门控时钟信号。存储器操作基于门控时钟信号，使用阵列的存储元件来执行。
- 一种存储器的数据读取方法及相关设备-202210355050.6
- 李鹏 - 西安紫光国芯半导体有限公司
- 2022-03-31 - 2023-10-24 - G11C7/10
- 本申请公开一种存储器的数据读取方法及相关设备，涉及半导体技术领域，能够提高数据传输速率。存储器的数据读取方法，包括：对存储器进行数据读取操作，得到数据总线信号DQ；对所述DQ进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号，其中，所述数据信号的频率小于所述DQ的频率，且所述数据信号的位宽大于所述DQ的位宽。
- 一种存算一体电路、系统、及计算方法-202310904484.1
- 赵天石;周永旺;安阳;马淑香 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-07-21 - 2023-10-24 - G11C7/10
- 本发明提出一种存算一体电路、系统、及计算方法。一种存算一体电路包括：权重矩阵单元电路，包括并联的若干第一晶体管，第一晶体管的源电极接收输入电压并且栅电极接收脉冲电压，每个第一晶体管基于栅电极接收到的正、负脉冲电压得到对应的沟道电导并进行保存，以及将沟道电导作为每个第一晶体管对应的权重计算权重矩阵单元电路的输出电压并输出；分类单元电路，与权重矩阵单元电路串联，包括若干第二晶体管连接的多级反相器电路，用于接收输出电压并基于多级反相器电路对其进行激活函数计算后输出对输入电压的分类结果。本发明提高了神经网络计算过程中处理数据的效率，对输入电压有更好的分类效果，电路结构设计简单，更易于扩展。
- 均衡电路、数据采集方法及存储器-202011018885.X
- 张志强 - 长鑫存储技术有限公司
- 2020-09-24 - 2023-10-24 - G11C7/10
- 本申请提供一种均衡电路、数据采集方法及存储器，均衡电路包括第一输入缓冲电路、第二输入缓冲电路以及选择采样电路；其中，第一输入缓冲电路与第二输入缓冲电路分别与选择采样电路连接，且第一输入缓冲电路与第二输入缓冲电路采用的参考电压不同；选择采样电路根据均衡电路前一次输出的数据，选择对第一输入缓冲电路或第二输入缓冲电路输出的数据信号进行数据采样，并将采集到的数据作为均衡电路当前输出的数据。即上述均衡电路包括两个不同的输入缓冲电路，选择采样电路在采集数据时，需要根据均衡电路前一次输出的数据，从上述两个输入缓冲电路中选择其中一个所输出数据信号进行数据采集，由此可以更加有效的提升接收数据信号的质量。
- 一种基于半导体存储器件2T0C的非运放钳位存内计算电路-202310865318.5
- 王宗巍;杨韵帆;蔡一茂;李劲杉;黄如 - 北京大学
- 2023-07-14 - 2023-10-20 - G11C7/10
- 本发明提供一种基于半导体存储器件2T0C的非运放钳位存内计算电路，属于半导体和CMOS超大规模集成电路中的存储器与存内计算技术领域，包括一个n行m列的2T0C阵列、输入驱动电路、写字线驱动电路、读写电路和输出电路，具有写入、读取、刷新和计算功能，计算时先对2T0C阵列读位线电容预充电压，再由输入驱动电路和输出电路配合，使输入与权值均为“1”的存储单元上有电流流过，该电流对读位线电容放电产生压降，该压降正比于同一列上权值与输入均为“1”的单元的个数之和，实现输出向量等于输入向量与权值矩阵相乘的计算，相比运放钳位读位线电压的设计，本设计全程无直流通路，且无运放功耗，可以得到更高计算能效。
- 半导体裸片、多芯片封装件和存储系统-202310271985.0
- 吴台荣 - 三星电子株式会社
- 2023-03-16 - 2023-10-20 - G11C7/10
- 提供了半导体裸片、多芯片封装件和存储系统。所述半导体裸片包括：第一引脚，所述第一引脚被配置为将第一片上端接(ODT)控制信号输出到第二半导体裸片，所述第二半导体裸片包括多个第二ODT电路，每个所述第二ODT电路具有对所述第一ODT控制信号作出响应的ODT；以及第二引脚，所述第二引脚被配置为接收从所述第二半导体裸片输出的第二ODT控制信号，所述半导体裸片包括多个第一ODT电路，每个所述第一ODT电路具有对所述第二ODT控制信号作出响应的ODT。
- 非易失性存储器件-201810070942.5
- 李宗勋;赵恩锡;郑羽杓;南尚完;宋仲镐;李在训;洪玧昊 - 三星电子株式会社
- 2018-01-24 - 2023-10-20 - G11C7/10
- 非易失性存储器件包括：存储单元阵列区域，其中存储单元竖直地堆叠在衬底上；以及页缓冲器，其中布置了第一页缓冲器和第二页缓冲器。存储单元阵列区域和第一页缓冲器之间的第一距离小于存储单元阵列区域和第二页缓冲器之间的第二距离。第一页缓冲器包括响应于第一控制信号驱动的第一晶体管。第二页缓冲器包括响应于与第一控制信号相对应的第二控制信号驱动的第二晶体管。相对于第一晶体管和第二晶体管的设计约束和工艺约束中的至少一个是不同的。
- 具有跨域功能的半导体装置-201811613549.2
- 鲁炫榛 - 爱思开海力士有限公司
- 2018-12-27 - 2023-10-20 - G11C7/10
- 本发明公开了一种具有跨域功能的半导体装置。半导体装置可以包括第一半导体装置，该第一半导体装置被配置为与具有第一频率的第一时钟信号的第一边沿同步地发送第一输入信号作为第一数据。半导体装置还可以包括第二半导体装置，所述第二半导体装置包括：第一存储单元，被配置为接收第一数据作为置位信号，并且与具有第二频率的第二时钟信号的第一边沿同步地输出第二输入信号作为内部信号；以及第二存储单元，被配置为与所述第二时钟信号的第二边沿同步地输出所述内部信号作为第二数据。
- 用于校准半导体装置的阻抗的基于定时的仲裁方法和设备-201880041232.8
- C·G·维杜威特;J·约翰逊 - 美光科技公司
- 2018-06-22 - 2023-10-20 - G11C7/10
- 提供用于基于定时的ZQ校准的仲裁器电路的系统和设备。实例系统包含电阻器和多个芯片。所述多个芯片中的每一个进一步包含耦合到所述电阻器的端子以及校准电路。所述校准电路至少部分地基于对于所述多个芯片中的对应的芯片唯一的定时信息确定所述电阻器是否是可供使用的。所述多个芯片中的每个芯片的所述定时信息具有所述多个芯片共用的固定持续时间。
- 用于DDR5存储器装置中数据路径功率节省的系统及方法-201880042491.2
- R·K·坎迪孔达 - 美光科技公司
- 2018-04-16 - 2023-10-20 - G11C7/10
- 本发明揭示一种存储器装置，其包含具有数据总线的数据路径。所述存储器装置进一步包含：第一单热通信接口，其通信地耦合到所述数据总线；及第二单热通信接口，其通信地耦合到所述数据总线。所述存储器装置额外地包含：至少一个存储器库；及输入/输出I/O接口，其经由所述第一单热通信接口及所述第二单热通信接口通信地耦合到所述至少一个存储器库，其中所述第一单热通信接口经配置以将由所述I/O接口接收的第一数据模式转换成经由所述数据总线传输到所述第二单热通信接口的单热信号，且其中所述第二单热通信接口经配置以将所述单热信号转换成所述第一数据模式以存储于所述至少一个存储器库中。
- 用于存储器中的并行I/O操作的设备和方法-201880054330.5
- T·M·霍利斯 - 美光科技公司
- 2018-10-05 - 2023-10-20 - G11C7/10
- 本文中公开了用于多电平通信架构的设备和方法。实例设备可包含输入/输出I/O电路，所述输入/输出I/O电路包括驱动器电路，所述驱动器电路经配置以将涉及第一存储器装置的第一位流以及涉及第二存储器装置的第二位流转换成单个多电平信号。所述驱动器电路进一步经配置以使用经配置以驱动两个以上电压的驱动器将所述多电平信号驱动到耦合到所述第一存储器装置并且耦合到所述第二存储器装置的信号线上。
- 半导体装置、固件写入方法和固件写入系统-202310275880.2
- 清水永吉 - 蓝碧石科技株式会社
- 2023-03-20 - 2023-10-17 - G11C7/10
- 本发明提供一种能够在抑制电路规模的增大的同时使写入速度高速化的半导体装置。具有：执行规定的动作的处理控制部；存储器部；将所输入的数据转送到所述存储器部的通常接口部；以及高速接口部，根据所述处理控制部执行高速写入用固件而动作，比所述通常接口部高速地将所输入的数据转送到所述存储器部。
- 存储器装置处的非破坏性模式识别-202310330876.1
- 何源;铃木尊雅 - 美光科技公司
- 2023-03-30 - 2023-10-17 - G11C7/10
- 本申请案是针对存储器装置处的非破坏性模式识别。存储器装置可在所述存储器装置内执行模式识别且输出指示第一数据模式是否与第二数据模式匹配的旗标。所述存储器装置可经由字线存取一或多个存储器单元，且将所述存储器单元的所述第二数据模式锁存到感测放大器。所述存储器装置可撤销激活所述字线，这可导致将所述存储器单元隔离于潜在的数据破坏。所述存储器装置可将第一数据模式写入到所述感测放大器且在所述感测放大器处将所述第一数据模式和第二数据模式进行比较。所述存储器装置可输出指示所述数据模式是否匹配的信号。
- 执行写训练而无需读训练的半导体装置和存储器系统-202310359220.2
- 吴台荣 - 三星电子株式会社
- 2023-04-06 - 2023-10-17 - G11C7/10
- 提供了一种半导体装置。该半导体装置包括：具有第一数据输入/输出引脚、多个第二数据输入/输出引脚、以及被配置为从存储器控制器接收写时钟信号的写时钟信号引脚的输入/输出接口。第一数据输入/输出引脚被配置为在写训练操作期间从存储器控制器接收写训练数据，并且多个第二数据输入/输出引脚将写训练的结果值馈送至存储器控制器。这种写训练由半导体装置使用写时钟信号和写训练数据来执行。
- 提供对封装存储器的细粒度访问-202310189076.2
- A·A·夏尔马;W·戈梅斯;R·科杜里;P·拉纳德 - 英特尔公司
- 2023-02-28 - 2023-10-17 - G11C7/10
- 本发明公开了提供对封装存储器的细粒度访问。在一个实施例中，集成电路封装包括：第一管芯，该第一管芯具有多个核心，该多个核心中的每一个核心具有本地存储器接口电路以访问动态随机存取存储器(DRAM)的本地部分；以及第二管芯，该第二管芯包括DRAM，其中多个核心中的至少一些核心通过第一管芯和第二管芯的堆叠直接耦合到DRAM的对应的本地部分。其他实施例被描述以及被要求保护。
- 用于将背景数据模式写入存储器装置中的装置及方法-201880053916.X
- J·E·阿尔茨海默;G·霍韦;H·N·文卡塔 - 美光科技公司
- 2018-06-27 - 2023-10-17 - G11C7/10
- 存储器装置(14)可包含命令控制器(28)及具有多个存储器单元的存储器阵列(22)。所述命令控制器(28)可接收命令以将数据模式写入到所述存储器阵列(22)的所述存储器单元。可跨越所述存储器阵列(22)的多个单元重复所述数据模式，而无需来自输入/输出数据线的进一步输入。
- 用于存储及写入存储器操作参数的多重参数代码的设备及方法-201911127381.9
- 迪安·D·甘斯;丹尼尔·C·斯金纳 - 美光科技公司
- 2015-03-31 - 2023-10-17 - G11C7/10
- 本申请涉及用于存储及写入存储器操作参数的多重参数代码的设备及方法。一种实例设备包含第一模式寄存器及第二模式寄存器。所述第一模式寄存器经配置以存储同一操作参数的第一及第二参数代码。所述第二模式寄存器经配置以存储控制参数的参数代码，所述参数代码用以在所述第一参数代码与第二参数代码之间进行选择以针对所述操作参数设定当前操作条件。一种实例方法包含将操作参数的用于设定第一存储器操作条件的第一参数代码存储于第一寄存器中，且进一步包含将所述操作参数的用于设定第二存储器操作条件的第二参数代码存储于第二寄存器中。
- 存储器接口电路、存储器存储装置及设定状态检测方法-201910694001.3
- 黄明前 - 群联电子股份有限公司
- 2019-07-30 - 2023-10-13 - G11C7/10
- 本发明提供一种存储器接口电路、存储器存储装置及设定状态检测方法。所述存储器接口电路用于连接多个易失性存储器模块与存储器控制器。所述多个易失性存储器模块包括第一易失性存储器模块与第二易失性存储器模块。存储器接口电路包括第一接口电路与第二接口电路。第一接口电路用以从第一易失性存储器模块接收第一信号并经由存储器接口电路的内部路径将第二信号传送至第二接口电路。第二接口电路用以根据第二信号将第三信号传送至第二易失性存储器模块，以通过第三信号评估存储器接口电路的设定状态。
- 信号调制装置、存储器存储装置及信号调制方法-202110945465.4
- 吴冠纬;吴仁钜;王仁和;廖宇强;孙世洋 - 群联电子股份有限公司
- 2021-08-17 - 2023-10-13 - G11C7/10
- 本发明提供一种信号调制装置、存储器存储装置及信号调制方法。所述信号调制装置包括观测电路、信号调制电路及相位控制电路。所述信号调制电路用以根据第一信号与参考时钟信号产生第二信号。所述第一信号的频率不同于所述第二信号的频率。所述相位控制电路用以通过所述观测电路获得观测信息。所述观测信息反映所述信号调制装置中的至少一电路单元的工艺变异。所述相位控制电路更用以根据所述观测信息控制所述第一信号与所述参考时钟信号之间的偏移量。藉此，可提高(高速)信号输出的稳定性。
- 存储器接口电路、存储器存储装置及信号产生方法-201910705264.X
- 黄明前 - 群联电子股份有限公司
- 2019-08-01 - 2023-10-13 - G11C7/10
- 本发明提供一种存储器接口电路、存储器存储装置及信号产生方法。存储器接口电路用于连接易失性存储器模块与存储器控制器。存储器接口电路包括时脉产生电路、第一接口电路及第二接口电路。时脉产生电路用以提供参考时脉信号。第一接口电路用以基于参考时脉信号的第一转态点提供地址信号至易失性存储器模块。第二接口电路用以基于参考时脉信号的第二转态点提供指令信号至易失性存储器模块。第一转态点为参考时脉信号的上升缘与下降缘的其中之一。第二转态点为参考时脉信号的上升缘与下降缘的其中的另一。
- 集成电路存储器设备及其操作方法-201810670498.0
- A.安东扬 - 三星电子株式会社
- 2018-06-26 - 2023-10-13 - G11C7/10
- 一种存储器设备包括：存储单元阵列，其包括存储单元；行解码器，其通过字线与存储单元阵列连接；列解码器，其通过位线和源线与存储单元阵列连接；以及写入驱动器，其在写入操作中输出写入电压。列解码器包括开关，开关分别连接到位线并分别连接到源线。在写入操作期间，开关中的选择的开关将写入电压传送到位线中的选择的位线。开关中的每个未选择的开关通过使用写入电压将写入驱动器与位线中的相应未选择的位线电分离。
- 用于输出后加强信号的电子电路-201811312999.8
- 金旺洙;郑汉基;朴基德;成侑昶;郑载勋;赵青龙;崔训对 - 三星电子株式会社
- 2018-11-06 - 2023-10-13 - G11C7/10
- 电子电路可以包括驱动器，延迟电路，强度控制电路和加法器电路。驱动器可以基于第一信号生成第二信号。延迟电路可以将第一信号延迟与参考时间一样多，以生成第三信号。强度控制电路可以调整第三信号的幅度以生成第四信号。加法器电路可以将第二信号和第四信号相加以生成第五信号。在基于参考时间确定的第一时间间隔中，第五信号的幅度可以大于第二信号的幅度。在不与第一时间间隔重叠的第二时间间隔中，第五信号的幅度可以小于第二信号的幅度。在第二时间间隔中，第五信号的幅度可以小于第一信号的幅度。
- 存储器控制器及具有该存储器控制器的存储器系统-201910619588.1
- 朴世昶 - 爱思开海力士有限公司
- 2019-07-10 - 2023-10-10 - G11C7/10
- 本发明提供了一种存储器控制器和具有该存储器控制器的存储器系统。该存储器控制器包括：中央处理单元，被配置成响应于来自主机的编程请求输出用于检查所选择的存储区域的擦除状态的读取命令，根据擦除状态确定虚设页面的数量，并且根据虚设页面的数量输出编程命令；以及存储器接口，被配置成当对应于编程请求的用户数据被输出到所选择的存储区域时，选择性地生成对应于虚设页面的数量的虚设数据，并且输出虚设数据以及用户数据。
- 一种异形结构迷你型U盘-202320070903.1
- 黄继贵;覃屏风 - 深圳市优闪科技有限公司
- 2023-01-10 - 2023-10-10 - G11C7/10
- 本实用新型公开了种异形结构迷你型U盘，涉及信息存储和转移技术领域，包括防护组件，所述防护组件的一端活动连接有活动组件，所述活动组件的一侧卡接连接有卡接组件，所述活动组件的内部转动连接有扭力组件，所述扭力组件包括转动杆，所述转动杆的两端皆设置有轴承座。本实用新型的有益效果是：使转动杆以轴承座为基点逆时针转动，同时逆时针转动的转动杆对扭力弹簧产生拨动力，使扭力弹簧受力变形，并产生相应的弹性势能，即可对导线的长度进行随意调整，适合不同类型的充电器，同时经过导线传输的电流直接被存储至蓄电池的内部，为LED灯珠提供足够的电力，即可使原有的U盘即能作为信息的存储和传递使用，又能实现紧急照明，功能性更多。
- 可调控马尔科夫链的存储装置及方法-202310701962.9
- 柴正;袁玺惠;简佳佳;周雪;闵泰 - 西安交通大学
- 2023-06-14 - 2023-10-03 - G11C7/10
- 公开了可调控马尔科夫链的存储装置及方法，存储装置中，脉冲激励单元发出周期性脉冲激励信号；硬件响应单元连接所述脉冲激励单元，所述硬件响应单元为包括具有根据其阻值定义的高阻态和低阻态的两种状态的存储器，所述脉冲激励单元每一周期读取所述存储器的状态，读取的所述状态在不同周期之间的转换符合马尔科夫过程，所述马尔科夫过程包括符合马尔科夫链特性的由当前状态出现的概率构成的概率分布向量以及由一种状态到另一种状态的转移概率构成的转移概率矩阵，通过调节所述脉冲激励单元施加的脉冲激励信号，实现对所述概率分布向量以及状态转移概率矩阵的调控，以生成可控的马尔科夫信号。
- 专利分类
