[实用新型]一种二硫化钼晶体管有效
| 申请号： | 201821530305.3 | 申请日： | 2018-09-18 |
| 公开（公告）号： | CN209401632U | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 韩琳;姜建峰;张宇 | 申请（专利权）人： | 山东大学 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/24;H01L29/78 |
| 代理公司： | 北京智晨知识产权代理有限公司 11584 | 代理人： | 张婧 |
| 地址： | 250199 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种二硫化钼晶体管，该晶体管中以PMMA/SiO2为下介电层，以PMMA为上介电层，使得晶体管沟道的界面情况得到极大的改善，使得二硫化钼晶体管可以实现高场效应电子迁移率和极小的滞后，极大提高了器件性能。 | ||
| 搜索关键词： | 晶体管 二硫化钼 本实用新型 电子迁移率 晶体管沟道 器件性能 上介电层 下介电层 高场 滞后 | ||
【主权项】：
1.一种二硫化钼晶体管，其特征在于，包括：半导体衬底；在半导体衬底上设置有栅极；在栅极上设置有二氧化硅介质层；在二氧化硅介质层上设置有PMMA介质层；在PMMA介质层上具有二硫化钼二维半导体层；在二硫化钼二维半导体层上及其侧部具有源/漏电极；在二硫化钼二维半导体层和源/漏电极上具有PMMA介质层；其中，该半导体衬底为硅片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东大学，未经山东大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821530305.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种栅极结构及IGBT器件-201910864082.7
- 李学会;黄昌民 - 无锡德力芯半导体科技有限公司
- 2019-09-12 - 2019-11-12 - H01L29/423
- 本发明公开了一种栅极结构，具有多晶硅条，多晶硅条中部为主栅区，主栅区至少一端连接有电阻区，电阻区的宽度小于主栅区的宽度；所述主栅区和电阻区组成的整体结构的两端上方的介质层中加工有接触孔，接触孔中填充有金属。本发明的栅极结构主栅区两端的电阻区的宽度比主栅区宽度小，电阻区的电阻很大，相当于在主栅区两端串联了一个电阻，而且本发明栅极结构的主栅区、电阻区、接触区和过渡区，可以通过一次光刻以及刻蚀工艺制作完成，无需增加额外的制造成本。相比现有技术，本发明无需在IGBT或者VDMOS器件外部串联一个专用的电阻，可以降低电器设备的成本，同时有利于设备的小型化。
- 一种隧穿型石墨烯纳米带场效应管-201920838935.5
- 王震;渠开放;王伟 - 南京邮电大学
- 2019-06-04 - 2019-11-12 - H01L29/423
- 本实用新型公开了一种隧穿型石墨烯纳米带场效应管，包括源极、漏极、沟道、源区、漏区、SiO2氧化层及双栅极；所述沟道为石墨烯纳米条带；所述源区位于源极和沟道之间，漏区位于漏极和沟道之间，源区和漏区均为掺杂型石墨烯纳米管；源区包括P型重掺杂区和P型轻掺杂区，P型轻掺杂区靠近沟道，P型重掺杂区靠近源极，漏区包括N型重掺杂区和N型轻掺杂区，N型轻掺杂区靠近沟道，N型重掺杂区靠近漏极；沟道两侧各有一个SiO2氧化层，SiO2氧化层覆盖沟道、源区及漏区；双栅极包括两个子栅极，子栅极位于SiO2氧化层外侧，子栅极包括三种功函数不同的金属块。本实用新型具有更大的开关电流比。
- 一种具有高开关速度的平面栅器件结构及其制造方法-201910716626.5
- 饶祖刚;王民安;项建辉;郑科峰 - 安徽省祁门县黄山电器有限责任公司
- 2019-08-05 - 2019-11-08 - H01L29/423
- 本发明公开了一种具有高开关速度的平面栅器件结构及其制造方法，该平面栅器件结构，包括半导体衬底或外延层，所述半导体衬底或外延层上间隔设置有一组平面栅，所述平面栅包括设置在中间位置的第一栅电极绝缘层，从第一栅电极绝缘层向两侧延伸的第二栅电极绝缘层及设置在第一栅电极绝缘层和第二栅电极绝缘层上的栅电极，所述第一栅电极绝缘层的厚度大于第二栅电极绝缘层的厚度。该结构的平面栅加工方法简单且易于实现，具有该平面栅结构的器件具有更低的栅漏电容，更快的开关速度和更低的开关功耗，可广泛应用于MOSFET、IGBT和MCT等功率半导体器件领域。
- 包括栅极分离区的半导体器件-201910279488.9
- 闵宣基 - 三星电子株式会社
- 2019-04-08 - 2019-11-05 - H01L29/423
- 提供了一种包括栅极分离区的半导体器件。所述半导体器件包括：有源区之间的隔离区；所述隔离区上的层间绝缘层；与所述有源区重叠的栅极线结构，所述栅极线结构位于所述隔离区上并具有彼此相对的端部；以及所述隔离区上的栅极分离区，所述栅极分离区位于所述栅极线结构的彼此相对的端部之间，并且位于所述层间绝缘层之间。所述栅极分离区包括间隙填充层和缓冲结构，缓冲结构包括缓冲衬层，所述缓冲衬层位于所述间隙填充层与所述隔离区之间，位于所述栅极线结构的彼此相对的端部与所述间隙填充层的侧表面之间，并且位于所述层间绝缘层与所述间隙填充层的侧表面之间。
- 半导体结构及其形成方法-201510809494.2
- 李暐凡;刘致为;王锦焜;范彧达;黄智雄;林子尧 - 台湾积体电路制造股份有限公司
- 2015-11-20 - 2019-11-05 - H01L29/423
- 本公开提供一种半导体结构及其形成方法。上述半导体结构包括基板及介面层形成在该基板上。上述半导体结构还包括栅极结构形成在该介面层上。此外，以金属锗氧化物、金属硅氧化物或金属锗硅氧化物形成该介面层，且该介面层与该基板的一顶表面直接接触。本发明的半导体结构可提升半导体结构的效能。
- 半导体装置-201910238662.5
- 李基硕;尹灿植;金桐*;李明东 - 三星电子株式会社
- 2019-03-27 - 2019-11-01 - H01L29/423
- 公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。
- 沟槽式栅极金氧半场效晶体管及其制造方法-201810358322.1
- 陈劲甫 - 力智电子股份有限公司
- 2018-04-20 - 2019-10-29 - H01L29/423
- 本发明提供一种沟槽式栅极金氧半场效晶体管及其制造方法，所述沟槽式栅极金氧半场效晶体管包括衬底以及沟槽电极结构。衬底具有沟槽。沟槽沿第一方向延伸。沟槽电极结构配置于沟槽中且包括下部电极、上部电极以及第一绝缘层。下部电极配置于沟槽中。上部电极配置于沟槽中且位于下部电极上。第一绝缘层配置于下部电极与上部电极之间。上部电极具有沿第一方向交替设置的多个第一部分与多个第二部分，且第一部分的宽度大于第二部分的宽度。
- 场效应晶体管、其制造方法、显示元件、显示设备以及系统-201880017391.4
- 新江定宪;安藤友一;中村有希;安部由希子;松本真二;曾根雄司;植田尚之;早乙女辽一;草柳岭秀 - 株式会社理光
- 2018-03-15 - 2019-10-29 - H01L29/423
- (目的)使场效应晶体管小型化。(实现目的的手段)一种场效应晶体管，包括在基底上形成的半导体膜、在所述半导体膜的一部分上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅极电极，以及与所述半导体膜接触形成的源极电极和漏极电极，其中所述源极电极和所述漏极电极的厚度小于所述栅极绝缘膜的厚度，并且所述栅极绝缘膜包括不与所述源极电极或所述漏极电极接触的区域。
- 薄膜晶体管、其制备方法及显示装置-201610698433.8
- 秦纬 - 京东方科技集团股份有限公司
- 2016-08-19 - 2019-10-15 - H01L29/423
- 本发明涉及晶体管领域，本发明提供了一种薄膜晶体管其制备方法，显示基板及显示装置。所述薄膜晶体管包括：衬底、栅极、栅极绝缘层、半导体层、源极和漏极；所述栅极朝向所述半导体层的一侧具有粗糙的表面。由于栅极表面的凹凸不平，使得反射到栅极表面的光线不会再进行反射，或者直接散射到其他方向，从而使得背光源的入射光线无法再通过连续反射照射到半导体层上，减少半导体层被光照射的频率，稳定性得到提升。
- 鳍式场效晶体管装置与形成鳍式场效晶体管装置的方法-201610534560.4
- 张简旭珂;洪奇成;曾鸿辉 - 台湾积体电路制造股份有限公司
- 2016-07-08 - 2019-10-15 - H01L29/423
- 一种鳍式场效晶体管装置与形成鳍式场效晶体管装置的方法。鳍式场效晶体管装置包含设置在第一半导体鳍片上的n型栅极结构，其中n型栅极结构包含有设置在第一高介电常数介电层上的n型功函数金属层。n型功函数金属层包含有钛铝合金，其中钛对铝的原子比实质介于1至3之间。鳍式场效晶体管装置还包含设置在第二半导体鳍片上的p型栅极结构，其中p型栅极结构含有设置在第二高介电常数介电层上的p型功函数金属层。p型功函数金属层包含氮化钛，其中钛对氮的原子比实质介于1:0.9至1:1.1之间。
- 半导体元件及其制作方法-201610008230.1
- 戴炘;林玮翔;吕明政 - 力晶积成电子制造股份有限公司
- 2016-01-07 - 2019-10-11 - H01L29/423
- 本发明公开一种半导体元件及其制作方法，该半导体元件包括一基底；一源极掺杂区，设于基底中；一漏极掺杂区，设于基底中，并与源极掺杂区相隔一预定距离；一通道区域，介于源极掺杂区与漏极掺杂区之间；以及一栅极结构，设于通道区域上，其中栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。
- 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法-201611150328.7
- 马晓华;郝跃;李晓彤;祝杰杰;杨凌;郑雪峰 - 西安电子科技大学
- 2016-12-14 - 2019-10-11 - H01L29/423
- 本发明公开了一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管制作方法，主要解决现有同类器件成本高的问题。其制作过程为：在外延基片上制作源、漏电极和有源区电隔离，并生长SiN钝化层；在SiN钝化层上光刻并刻蚀栅槽区域；在栅槽和SiN钝化层上光刻栅电极区域，利用磁控溅射工艺依次淀积TiN肖特基接触层、Cu导电层和Ni保护层，剥离后形成TiN/Cu/Ni结构的栅电极；在栅电极和SiN钝化层上生长SiN保护层；在SiN保护层上光刻并刻蚀金属互联开孔区；在互联开孔区和SiN保护层上制作金属互联层，完成器件制作。本发明降低了栅极制作成本，提高了其可靠性，可用于制作高频大功率集成模块。
- 沟槽型超级结及其制造方法-201710003927.4
- 李昊 - 上海华虹宏力半导体制造有限公司
- 2017-01-04 - 2019-10-11 - H01L29/423
- 本发明公开了一种沟槽型超级结，包括：多个沟槽，各沟槽中填充有第二导电类型的第一外延层，第一外延层将体积最小的沟槽趋于完全填满，在第一外延层未完全填充的沟槽中还填充有第二外延层，第二外延层叠加于第一外延层的表面并将各沟槽完全填满。第二外延层为不掺杂或进行掺杂浓度小于第一外延层的第二导电类型掺杂，第二外延层和第一外延层的掺杂不同使得第二导电类型薄层的总掺杂量由第一外延层决定，从而降低各沟槽的体积差异对超级结的击穿电压的影响从而使超级结的击穿电压的面内均匀性提高。本发明还公开了一种沟槽型超级结的制造方法。本发明能提高超级结的击穿电压的面内均匀性，工艺简单，对超级结工艺平台的量产化有着重要的意义。
- 低频率损耗GaN基微波功率器件及其制作方法-201710429801.3
- 杨凌;芦浩;马晓华;康慨;周小伟;宓珉瀚;祝杰杰;郝跃 - 西安电子科技大学
- 2017-06-09 - 2019-10-11 - H01L29/423
- 本发明公开了一种低频率损耗GaN基微波功率器件，自下而上包括衬底层(1)、成核层(2)、缓冲层(3)和势垒层(4)，势垒层的两端分别设有源电极(5)和漏电极(6)，其中源电极(5)与漏电极(6)之间的势垒层上依次设有SiN钝化层(7)和BN钝化层(8)，该两层钝化层的中部刻蚀有开孔，开孔中引出半浮空栅电极(9)。本发明通过采用低介电常数、低电容材料BN与SiN组成复合钝化层，较传统钝化技术相比，减小了栅漏寄生电容和栅源寄生电容，降低了器件的频率损耗，可用于通讯、卫星导航、雷达系统和基站系统中。
- 一种高质量栅界面的GaN MISFET器件-201920064490.X
- 刘扬;吴千树;何亮 - 中山大学
- 2019-01-15 - 2019-10-11 - H01L29/423
- 本实用新型涉及一种高质量栅界面的GaN MISFET器件。该器件包括衬底及生长在衬底上的外延层、栅介质层、源极、漏极、栅极。外延层包括一次外延生长的应力缓冲层和GaN外延层，其上再选择区域生长二次外延层，并形成凹槽沟道，保留了经过二次外延中高温退火的高质量的SiO2掩膜层作为第一栅介质层，并在掩膜层上生长第二栅介质层。栅极金属覆盖于凹槽沟道的栅介质层之上，栅极两端覆盖金属形成源极和漏极。相对于现有的去除SiO2掩膜层后沉积栅介质层的方法，本实用新型器件结构和制备工艺更为简单可靠，较好地优化了栅极介质层质量和介质层/GaN界面，提高了GaN MISFET器件的性能，尤其是对沟道电阻的降低、栅极漏电以及阈值电压稳定性等问题的改善是十分关键的。
- 功率晶体管装置-201920242396.9
- 陈劲甫;陈志宏 - 力智电子股份有限公司
- 2019-02-26 - 2019-10-11 - H01L29/423
- 本实用新型提供一种功率晶体管装置包括：基底、掺杂区、栅极结构、第一导电插塞以及多个第二导电插塞。基底具有沟槽。掺杂区位于沟槽两侧的基底中。栅极结构位于沟槽中。第一导电插塞位于栅极结构中。第一导电插塞的电阻值低于栅极结构的电阻值。第二导电插塞分别位于掺杂区中。
- 具有插入层的半导体结构及其制造方法-201610641281.8
- 连承伟;王智麟;郭康民;林智伟 - 台湾积体电路制造股份有限公司
- 2016-08-08 - 2019-10-08 - H01L29/423
- 提供了半导体结构及其形成方法。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，该插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本发明的实施例还涉及具有插入层的半导体结构及其制造方法。
- 环绕式栅极结构和形成环绕式栅极结构的方法-201880011916.3
- R·P·K·维杜拉;S·A·法内利;F·阿扎齐 - 高通股份有限公司
- 2018-01-25 - 2019-10-01 - H01L29/423
- 一种半导体器件包括沟道结构，该沟道结构包括第一氧化物层、第二氧化物层和在第一氧化物层与第二氧化物层之间的沟道区域。该半导体器件包括在沟道结构的至少三个侧面附近的第一栅极结构。该半导体器件包括在沟道结构的至少第四侧面附近的第二栅极结构。
- 晶体管、栅极结构及其制备方法-201910582914.6
- 邹冠;林科闯;刘胜厚;孙希国;杨健 - 厦门市三安集成电路有限公司
- 2019-06-29 - 2019-09-27 - H01L29/423
- 本申请提供一种晶体管、栅极结构及其制备方法，栅极结构包括一晶圆；一第一钝化层；一对准标记层，设置有栅槽蚀刻终点检测的窗口；一第二钝化层；一植入隔离层，设置于所述晶圆之上并定义出主动区；一栅极沟槽层，一部分设置于所述主动区之内，另一部分设置有栅槽蚀刻终点检测的窗口并位于主动区之外；一栅极金属层，设置于所述栅极沟槽层之上。栅极结构的制备方法包括获取一晶圆，在其上沉积生成第一钝化层；在第一钝化层一侧面之特定位置制备对准标记层；在第一钝化层上沉积生成第二钝化层；在第二钝化层定义主动区；在主动区内制备源极和漏极；在主动区内制备栅极沟槽层和栅极金属层。解决现有技术中，蚀刻工艺造成器件性能降低的问题。
- 一种半导体功率器件版图结构及半导体功率器件-201920154220.8
- 阳平 - 上海擎茂微电子科技有限公司
- 2019-01-29 - 2019-09-27 - H01L29/423
- 本实用新型涉及一种半导体功率器件版图结构，包括dummy栅极结构刻蚀窗口、trench栅极结构刻蚀窗口、trench栅极金属刻蚀窗口、发射极金属刻蚀窗口，trench栅极结构刻蚀窗口包括从内到外依次设置的封闭型回字窗口，dummy栅极结构刻蚀窗口包括从内到外依次设置的断开型回字窗口，并且trench栅极结构刻蚀窗口的多个封闭型回字窗口和dummy栅极结构刻蚀窗口的多个断开型回字窗口间隔排列，trench栅极金属刻蚀窗口包括最外围封闭的回字型窗口及位于回字型窗口内部的十字型窗口，发射极金属刻蚀窗口被trench栅极金属刻蚀窗口的十字型窗口分隔为四块相互隔离的窗口。本实用新型的半导体功率器件版图结构能够制出具有高稳定性栅电压且电压分布均匀、漏电流更低，耐压更高的半导体功率器件。
- 具有场板结构的晶体管沟槽结构-201910169405.0
- B·格罗特;S·R·梅霍特拉;L·拉蒂克;V·坎姆卡 - 恩智浦美国有限公司
- 2019-03-07 - 2019-09-20 - H01L29/423
- 本公开涉及具有场板结构的晶体管沟槽结构。一种沟槽结构正侧向定位在第一晶体管的第一阱和第一源极区与第二阱区之间，其中第二源极用于第二晶体管。所述沟槽结构包括所述第一晶体管的第一栅极结构、所述第二晶体管的第二栅极结构、第一导电场板结构和第二导电场板结构。所述第一栅极结构、所述第一场板结构、所述第二场板结构和所述第二栅极结构在所述沟槽结构中定位于所述第一阱区与所述第二阱区之间的侧向线中。所述沟槽结构包括在所述侧向线中将所述第一场板结构与所述第二场板结构彼此分离的介电质。所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽结构正下方的部分。
- 半导体装置及其制造方法-201610111559.0
- 吉村尚弥;二宫英彰 - 株式会社东芝
- 2016-02-29 - 2019-09-17 - H01L29/423
- 根据一个实施方式，半导体装置具有：第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；栅极电极；栅极绝缘层；第二导电型的第四半导体区域；第一导电部；及第一绝缘层。栅极电极在与从第一半导体区域向第二半导体区域的第一方向垂直的第二方向上与第二半导体区域并列。第一导电部的至少一部分被第四半导体区域所包围。第一绝缘层的至少一部分设置在第一导电部与第四半导体区域之间。第一绝缘层的在第一方向上位于第一导电部与第一半导体区域之间的部分的厚度，比栅极绝缘层的膜厚薄。
- 一种二硫化钼晶体管-201821530305.3
- 韩琳;姜建峰;张宇 - 山东大学
- 2018-09-18 - 2019-09-17 - H01L29/423
- 本实用新型公开了一种二硫化钼晶体管，该晶体管中以PMMA/SiO2为下介电层，以PMMA为上介电层，使得晶体管沟道的界面情况得到极大的改善，使得二硫化钼晶体管可以实现高场效应电子迁移率和极小的滞后，极大提高了器件性能。
- 场效应功率晶体管的金属化结构-201510596082.5
- G·普雷科托 - 英飞凌科技奥地利有限公司
- 2015-09-17 - 2019-09-13 - H01L29/423
- 涉及一种基于在绝缘衬底(5)或本征的半导体衬底上的横向半导体层(3，4)的场效应功率晶体管(1)的金属化结构。所述横向半导体层(3，4)具有不同的带间隔，使得在所述横向半导体层的半导体边界层(6)中能够形成二维电子气。在源极电极接触面(7)与漏极电极接触面(8)之间或在源极(S)与漏极(D)之间施加电压的情况下电流能够流过横向半导体边界层(6)。能够通过栅极电极接触面(9)借助于栅极电压控制在源极电极接触面(7)与漏极电极接触面(8)之间的通道区域中的电流强度。
- 半导体装置-201810595785.X
- 邱诗航;吴仲强;陈智城;苏崇毅;黄泰维;刘冠廷;李达元;苏庆煌 - 台湾积体电路制造股份有限公司
- 2018-06-11 - 2019-09-10 - H01L29/423
- 提供一种半导体装置及其形成方法的实施例。此半导体装置包含栅极结构，该栅极结构包含高介电常数栅极介电层、功函数金属层、以及无缝金属填充层。高介电常数栅极介电层位于半导体鳍片中的通道之上。功函数金属层位于高介电常数栅极介电层之上。无缝金属填充层位于功函数金属层之上。此半导体装置的形成方法的实施例包含：在短通道半导体鳍片之上形成高介电常数栅极电极层，在高介电常数栅极电极层之上形成功函数金属层，以及在功函数金属层之上顺应性地形成无缝的金属填充层。
- 功率晶体管装置-201822039005.1
- 陈劲甫 - 力智电子股份有限公司
- 2018-12-06 - 2019-09-10 - H01L29/423
- 本实用新型提供一种功率晶体管装置包括：基底、多个有源沟槽、多个第一栅极接触结构、N个第二栅极接触结构以及M个第三栅极接触结构。基底定义有有源区与终端区。终端区环绕有源区。有源沟槽配置在基底中。各有源沟槽中分别设置有第一栅极、第二栅极以及绝缘层。绝缘层配置在第一栅极与第二栅极之间。第一栅极接触结构配置在终端区中。N个第二栅极接触结构配置在终端区中。第一栅极接触结构位于第二栅极接触结构与有源区之间。M个第三栅极接触结构配置在有源区，其中N大于M。因此，本实用新型的功率晶体管装置，可在不影响导通电阻(Ron)的情况下，改善功率晶体管装置关断的切换效率。
- 具有栅极堆叠件的半导体器件结构的结构和形成方法-201510802511.X
- 杨柏峰;张哲诚;林木沧;程潼文;张哲豪 - 台湾积体电路制造股份有限公司
- 2015-11-19 - 2019-09-06 - H01L29/423
- 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括半导体衬底和位于半导体衬底上方的栅电极。半导体器件结构也包括邻近栅电极的源极/漏极结构。半导体器件结构还包括位于栅电极的侧壁上方的间隔件元件，并且间隔件元件具有上部和下部，上部具有第一外表面，下部具有第二外表面。第一外表面和栅电极的侧壁之间的横向距离基本上相同。第二外表面和栅电极的侧壁之间的横向距离沿着从下部的顶部朝着半导体衬底的方向增大。本发明的实施例还涉及具有栅极堆叠件的半导体器件结构的结构和形成方法。
- 半导体栅极版图及其修正方法、半导体结构形成方法-201410588199.4
- 王俊;马莹;刘晶;汪愿;杭金华;程惠娟 - 中芯国际集成电路制造(上海)有限公司
- 2014-10-28 - 2019-08-27 - H01L29/423
- 本发明提供一种半导体栅极版图及其修正方法、半导体结构形成方法，所述半导体栅极版图修正方法，包括：提供包括若干栅极图形的半导体栅极版图，所述半导体栅极版图包括第一区块和第二区块，所述第一区块对应于晶体管形成区，所述第二区块对应于二极管形成区；对第一区块进行检测，若在预定面积的区域内栅极图形总面积小于标准面积，则在所述预定面积的区域内、对应第一浅沟槽隔离区的位置添加第一伪栅极图形；对第二区块进行检测，若在预定面积的区域内栅极图形总面积小于标准面积，则在所述预定面积的区域内、对应极区的位置添加第二伪栅极图形。能够改善化学机械抛光的工艺可靠性和均匀度，保持二极管集成度，降低芯片成本。
- 垂直FET结构-201880007015.7
- 世亨·柳;马塞洛·舒普巴克;亚当·巴克利;斯科特·艾伦 - 克利公司
- 2018-01-17 - 2019-08-27 - H01L29/423
- 一种垂直FET，包括碳化硅基底，其具有顶表面和与顶表面相对的底表面；漏极/集电极触点，处于碳化硅基底的底表面上；和外延结构，处于碳化硅基底的顶表面上，具有形成在其中的第一源极/发射极注入。栅极介电层设置于外延结构的一部分上。第一源极/发射极触点段在第一源极/发射极注入上彼此间隔。第一和第二细长栅极触点处于栅极介电层上并定位为使得第一源极/发射极注入在第一细长栅极触点和第二细长栅极触点下方和之间。栅极间板从第一细长栅极触点和第二细长栅极触点中的至少一个延伸进入形成于第一源极/发射极触点段之间的空隙中。
- 具有改善的蚀刻角度的栅极绝缘层及其形成方法-201310566294.X
- 陈韦廷;黄家琦;黄俊杰;胡友元 - 上海和辉光电有限公司
- 2013-11-13 - 2019-08-23 - H01L29/423
- 提供一种具有改善的蚀刻角度的栅极绝缘层，包括：第一氮化硅膜；设置于第一氮化硅膜之上的第二氮化硅膜；设置于第二氮化硅膜之上的第三氮化硅膜，其中第一氮化硅膜与第三氮化硅膜的厚度小于第二氮化硅膜的厚度，第一氮化硅膜与第三氮化硅膜中的N‑H键含量低于第二氮化硅膜中的N‑H键含量，且第三氮化硅膜与第一氮化硅膜中的N‑H键含量之差不小于5%。还提供上述栅极绝缘层的形成方法。本发明的栅极绝缘层，内在致密性存在差异，使得蚀刻速度产生差异，从而能够形成具有理想蚀刻角度的斜坡状侧面轮廓。此外，本发明的三层氮化硅膜在同一腔室中以相同原料气体一次性连续形成，工艺简单、成本低，且三层均为氮化硅膜，具有良好的界面性能。
- 专利分类
