[发明专利]环栅纳米线晶体管及其制备方法在审

专利信息
申请号: 201811616188.7 申请日: 2018-12-27
公开(公告)号: CN109599335A 公开(公告)日: 2019-04-09
发明(设计)人: 李俊杰;吴振华;李永亮;周娜;张青竹;王桂磊;李俊峰;王文武 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L21/335 分类号: H01L21/335;H01L29/775;B82Y10/00
代理公司: 北京康信知识产权代理有限责任公司 11240 代理人: 韩建伟;董文倩
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种环栅纳米线晶体管及其制备方法。该制备方法包括以下步骤:提供表面设置有鳍结构的衬底,鳍结构包括沿远离衬底的方向依次交替层叠设置的牺牲层与沟道层;形成跨鳍结构的假栅,鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成,假栅覆盖第二鳍体段,并去除第一鳍体段和第二鳍体段,以使第二鳍体段的两侧端面裸露;采用半导体材料在第二鳍体段的两侧端面上外延形成释放停止层,并形成分别与释放停止层连接的源/漏极;去除假栅以及第二鳍体段中的牺牲层,以使沟道层的表面裸露得到纳米线阵列,并绕纳米线阵列中各纳米线的外周形成栅堆叠结构。上述环栅纳米线晶体管的制备方法工艺简单且易于实施。
搜索关键词: 鳍结构 纳米线晶体管 环栅 假栅 制备 纳米线阵列 沟道层 停止层 牺牲层 衬底 去除 半导体材料 制备方法工艺 栅堆叠结构 表面裸露 表面设置 交替层叠 顺次连接 释放 源/漏极 纳米线 并绕 外周 裸露 覆盖
【主权项】:
1.一种环栅纳米线晶体管的制备方法,其特征在于,包括以下步骤:S1,提供表面设置有鳍结构的衬底(10),所述鳍结构包括沿远离所述衬底(10)的方向依次交替层叠设置的牺牲层(20)与沟道层(30);S2,形成跨所述鳍结构的假栅(40),所述鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成,所述假栅(40)覆盖所述第二鳍体段,并去除所述第一鳍体段和所述第二鳍体段,以使所述第二鳍体段的两侧端面裸露;S3,采用半导体材料在所述第二鳍体段的两侧端面上外延形成释放停止层(50),并形成分别与所述释放停止层(50)连接的源/漏极(80);S4,去除所述假栅(40)以及所述第二鳍体段中的所述牺牲层(20),以使所述沟道层(30)的表面裸露得到纳米线阵列(310),并绕所述纳米线阵列(310)中各纳米线的外周形成栅堆叠结构(90)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811616188.7/,转载请声明来源钻瓜专利网。

同类专利
  • 高速电子迁移率场效晶体管及其形成方法-201510826948.7
  • 范纯祥;林群雄;黄懋霖 - 台湾积体电路制造股份有限公司
  • 2015-11-24 - 2019-11-08 - H01L21/335
  • 本发明提供一种高速电子迁移率场效晶体管及其形成方法。高速电子迁移率场效晶体管(HEMT)的实施例,包括栅极电极于半导体基材上、及多层半导体帽冠于半导体基材上且邻于栅极电极。多层半导体帽冠包含第一半导体层及材质异于第一半导体层的第二半导体层。第一半导体层通过第一间隔而与栅极电极侧向相间隔,而第二半导体层通过较第一间隔更大的第二间隔而与该栅极电极侧向相间隔。如此所形成的高速电子迁移率场效晶体管(HEMT)的电阻会下降,而能优越地改善晶体管的导电度(Gm)及通态电流(Ion)特性,却不增加漏电电流。
  • 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法-201710756527.0
  • 闫未霞 - 成都海威华芯科技有限公司
  • 2017-08-29 - 2019-11-05 - H01L21/335
  • 本发明涉及半导体制造技术领域,公开了一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法,包括如下内容:在GaN/AlGaN HEMT外延结构上形成刻蚀阻挡层;对所述刻蚀阻挡层进行图形化,露出预设为栅部分的GaN/AlGaN外延结构的表面;将所述露出预设为栅部分的GaN/AlGaN HEMT外延结构的表面置于浸没有HBr与He的刻蚀气体的刻蚀机内,并加以偏置电压,以刻蚀所述预设为栅部分的GaN/AlGaN外延结构的表面到指定深度,形成栅槽结构,进而降低了刻蚀粒子对GaN/AlGaN HEMT的栅槽的影响,降低了栅槽的刻蚀损伤,提高了器件电性和良率。
  • IGBT的制作方法-201310574715.3
  • 张文亮;朱阳军;卢烁今;喻巧群 - 江苏物联网研究发展中心;中国科学院微电子研究所;江苏中科君芯科技有限公司
  • 2013-11-13 - 2019-10-01 - H01L21/335
  • 本发明提供了一种IGBT的制作方法,包括:提供第一硅片和第二硅片,第二硅片为轻掺杂的硅片;在第一硅片和/或第二硅片的一侧形成重掺杂的待形成缓冲层,并使待形成缓冲层与第二硅片的掺杂类型相同;采用键合工艺将第一硅片和第二硅片键合在一起,形成键合硅片,使键合硅片的中间区域为待形成缓冲层,两侧区域中属于第一硅片的区域为衬底,属于第二硅片的区域为待形成漂移区。上述方法通过键合工艺形成缓冲层和漂移区解决了外延工艺导致的自掺杂问题,有利于提高器件的关断速度;键合得到的漂移区比外延生长的漂移区的表面平整度好、缺陷少,有利于后道工序的进行,提高了器件的性能和成品率;并且键合工艺相对于外延工艺的制作成本更低。
  • 具有深载流子气接触结构的高电子迁移率晶体管-201910167378.3
  • G.库拉托拉;O.赫伯伦 - 英飞凌科技奥地利有限公司
  • 2019-03-06 - 2019-09-13 - H01L21/335
  • 一种形成半导体器件的方法,其包括提供异质结半导体本体。该异质结半导体本体包括III‑V型半导体背势垒区,形成在该背势垒区上的III‑V型半导体沟道层,以及形成在该背势垒区上的III‑V型半导体势垒层。第一二维载流子气位于沟道与势垒层之间的界面处。第二二维载流子气被布置在第一二维载流子气下方。形成在异质结半导体本体中的深接触结构,该深接触结构延伸穿过沟道层并且与第二二维载流子气形成界面。第一半导体区包括第一接触材料,该第一接触材料在与第二二维载流子气的界面处为第二二维载流子气的多数载子提供导电路径。
  • 具有双厚度势垒层的高电子迁移率晶体管-201910167400.4
  • G.库拉托拉;O.赫贝伦 - 英飞凌科技奥地利有限公司
  • 2019-03-06 - 2019-09-13 - H01L21/335
  • 一种形成半导体器件的方法包括提供异质结半导体本体。异质结半导体本体包括第一III‑V型半导体层和形成在第一III‑V型半导体层之上的第二III‑V型半导体层。第二III‑V型半导体层具有与第一III‑V型半导体层不同的带隙,使得第一二维电荷载流子气形成在第一与第二III‑V型半导体层之间的界面处。第二III‑V型半导体层具有较厚区段和较薄区段。第一输入‑输出电极形成在较厚区段上。栅极结构和第二输入‑输出形成在较薄区段上。栅极结构与第二III‑V型半导体层的较厚与较薄区段之间的过渡横向间隔开。
  • 一种金刚石热沉衬底GaN HEMTs制备方法-201611084413.8
  • 王进军 - 陕西科技大学
  • 2016-11-30 - 2019-09-10 - H01L21/335
  • 本发明公开了一种金刚石热沉衬底GaN基HEMTs制备方法,包括在蓝宝石衬底上MOCVD生长GaN基HEMTs外延结构;再采用激光剥离技术对蓝宝石衬底进行剥离;再刻蚀、抛光GaN底表面外延层,同时抛光金刚石热沉片;再在GaN底表面和金刚石热沉片抛光淀积薄层键合粘合剂,进行低温键合、固化得到金刚石/GaN基HEMTs外延材料/Si三层结构;再去除金刚石/GaN基HEMTs外延材料/Si三层结构中Si晶片的临时支撑材料,得到金刚石/GaN基HEMTs外延材料两层结构;再ICP刻蚀GaN基HEMTs外延材料,进行器件隔离;最后制备器件电极。本发明采用高热导率的金刚石做热沉,散热效果优;低温键合方法有效避免了传统的高温键合对材料性能的损伤;蓝宝石衬底激光剥离有效避免了激光剥离对GaN基HEMTs外延材料性能的影响。
  • Si基AlGaN/GaN 高电子迁移率晶体管转移至柔性衬底的方法-201910306510.4
  • 田朋飞;赵德胜;林润泽;刘冉;郑立荣 - 复旦大学
  • 2019-04-17 - 2019-08-20 - H01L21/335
  • 本发明属于半导体技术领域,具体为一种Si基AlGaN/GaN高电子迁移率晶体管转移至柔性衬底方法。本发明方法包括,采用化学机械抛光、干法或湿法刻蚀结合的方式,实现非柔性Si衬底的剥离;并利用器件键合技术,通过Norland等粘附材料中间层将去除衬底的高电子迁移率晶体管器件转移至柔性衬底上,实现柔性AlGaN/GaN高电子迁移率晶体管器件制备。该方法刻蚀速度快,工艺成本低,且适用范围广,包括但不限于基于Si衬底、蓝宝石衬底等硬质衬底半导体器件。
  • 一种利用极化掺杂制备增强型GaN基晶体管的方法-201711137450.5
  • 房育涛;叶念慈 - 厦门市三安集成电路有限公司
  • 2017-11-16 - 2019-08-09 - H01L21/335
  • 本发明公开了一种通过极化掺杂的方法制备增强型GaN基晶体管的方法。利用AlN和GaN的自发极化强度之间存在较大的差别,可以通过组分渐变的AlxGa1‑xN实现极化掺杂获得P型AlxGa1‑xN层。在GaN基材料外延生长Al组分逐渐减小的P‑型AlxGa1‑xN层,然后在P‑型AlxGa1‑xN层上生长AlxGa1‑xN层,AlxGa1‑xN层为Al组分x从0%‑10%增加到15%‑35%的组分渐变层或x为15%‑35%的组分固定层,再制作与AlxGa1‑xN层形成欧姆接触的源、漏极以及与P‑型AlxGa1‑xN层形成肖特基接触的栅极。通过改变P‑型AlxGa1‑xN的组分厚度可以调节器件开启电压,通过改变AlxGa1‑xN层的厚度和组分可以调节导通电阻,从而获得低导通电阻高开启电压的增强型GaN基晶体管。制作方法简单,无特殊工艺要求,可控性强。
  • 通过电化学腐蚀实现增强型HEMT器件的方法及系统-201510160870.X
  • 蔡勇;张志利;张宝顺;付凯;于国浩;孙世闯;宋亮 - 苏州能屋电子科技有限公司
  • 2015-04-07 - 2019-08-02 - H01L21/335
  • 本发明揭示了一种通过电化学腐蚀实现增强型HEMT器件的系统,包括刻蚀光源、刻蚀电源、刻蚀溶液、阴极板和刻蚀样品,刻蚀溶液、阴极板、刻蚀电源和刻蚀样品之间串联形成刻蚀回路,将刻蚀样品位于器件栅电极下端的势垒层AlxGa(1‑x)N通过电化学的方法全部刻蚀,减弱势垒层的极化效应从而将二维电子气耗尽,实现HEMT器件在零栅偏压的时候处于关断状态,达到由常开型HEMT器件向常关型HEMT器件的转变。本发明还揭示了一种实现增强型HEMT器件的电化学刻蚀方法。本发明有效实现了增强型HEMT,且其具有工艺简单,重复性高,成本低廉,刻蚀损伤小,易于进行大规模生产等特点。
  • 通过光辅助刻蚀自停止实现凹栅增强型HEMT器件的系统及方法-201510591324.1
  • 张志利;张宝顺;蔡勇;潘革波;于国浩;付凯;孙世闯;宋亮;秦双娇 - 苏州能屋电子科技有限公司
  • 2015-09-17 - 2019-08-02 - H01L21/335
  • 本发明公开了一种光辅助刻蚀自停止实现凹栅增强型HEMT器件的方法,包括:提供刻蚀样品;在刻蚀样品表面设置图形化掩膜,从而暴露出刻蚀表面;将所述刻蚀样品的刻蚀表面直接暴露在刻蚀溶液中,并以刻蚀光线至少照射所述刻蚀表面,从而使所述刻蚀溶液于刻蚀表面处刻蚀所述刻蚀样品,同时形成能够在所述刻蚀溶液中稳定存在的刻蚀产物,而且当在所述刻蚀样品上刻蚀出对应于所需凹栅结构的凹槽结构时,所生成的刻蚀产物足以将所述刻蚀表面钝化而导致刻蚀自停止。本发明可有效地实现增强型HEMT,并且具有工艺简便,刻蚀自停止,重复性高,刻蚀损伤小,设备简单,成本低廉,易于进行大规模生产等特点。
  • 基于Si衬底外延SiC基GaN HEMT的工艺方法-201710236739.6
  • 林书勋 - 成都海威华芯科技有限公司
  • 2017-04-12 - 2019-08-02 - H01L21/335
  • 本发明提供了基于Si衬底外延SiC基GaN HEMT的工艺方法,其特征在于,包括如下步骤:在Si衬底上生长SiC层;在所述SiC层上生长GaN HEMT器件;在所述GaN HEMT器件上涂抹光刻胶保护层,并以预设温度烘烤预设时间,在所述光刻胶保护层上采用粘附剂黏贴载片;采用湿法或干法方式对所述GaN HEMT器件背面的Si衬底进行腐蚀移除;在移除Si衬底的SiC层上进行背面通孔工艺,使得GaN HEMT器件正面接地区域与反面连通;在所述GaN HEMT器件背面即SiC层面上,沉积金属Ti或Au;采用加热以及有机或无机溶液湿法腐蚀光刻胶保护层和载片、粘附剂,进而提高了器件的性能。
  • 一种半导体场效应晶体管的制作加工装置-201822236720.4
  • 林晓东 - 晶科华兴集成电路(深圳)有限公司
  • 2018-12-29 - 2019-07-30 - H01L21/335
  • 本实用新型涉及场效应晶体管加工装置技术领域,且公开了一种半导体场效应晶体管的制作加工装置,包括底座,底座的顶部固定安装有加工板,加工板的顶部开设有横口。该半导体场效应晶体管的制作加工装置,通过设置挡杆、主动轮、把杆和升降杆,当把杆顺时针转动的时候,将会使得转轴通过主动轮带动升降杆向下运动,进而使得钻头向下运动,当把杆在转动时,将会最终被挡杆阻挡,在此之间钻头将会穿过移动块顶部之间的晶体管而完成开孔工作,因此通过把杆和挡杆之间的配合,使得钻头每次下降的位置均为固定,严格的控制了开孔深度,避免出现开孔过浅的现象,因此增加了该装置的实用性。
  • 半导体结构制造方法-201810754483.2
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2018-07-13 - 2019-07-12 - H01L21/335
  • 本申请提供一种半导体结构制造方法,包括:在衬底上生长介质层;在所述介质层上定义出外延区域和间隙区域;刻蚀外延区域的介质层,以暴露出所述衬底;在暴露出的衬底上依次生长氮化镓缓冲层和铝镓氮势垒层。本申请所提供的半导体结构制造方法,将铝镓氮势垒层分隔成多个独立的部分,使外延区域内生长的铝镓氮势垒层,可以在提高铝组份的同时,防止铝镓氮薄膜产生微裂纹,提高器件的良率和可靠性。
  • 回收碳面极性碳化硅衬底的方法-201811104661.3
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2018-09-21 - 2019-07-12 - H01L21/335
  • 本申请提出一种回收碳面极性碳化硅衬底的方法,包括:提供一外延结构,所述外延结构包括待回收的碳面极性碳化硅衬底、以及依次层叠于所述碳化硅衬底上的氮面极性的氮化镓缓冲层、势垒层和氮面极性的氮化镓沟道层;采用湿法刻蚀去除所述氮面极性的氮化镓沟道层、势垒层和氮面极性的氮化镓缓冲层;清洗所述碳面极性碳化硅衬底并吹干。本申请所提出的碳面极性的碳化硅衬底的回收方法,能够加快去除外延结构的速率,加快了回收效率,并且无需使用抛光和研磨工艺,不会减少碳化硅衬底的厚度,降低了后续工艺的难度。
  • 半导体器件的形成方法-201510372837.3
  • 刘继全 - 中芯国际集成电路制造(上海)有限公司
  • 2015-06-30 - 2019-07-02 - H01L21/335
  • 一种半导体器件的形成方法,包括:提供半导体衬底;形成位于半导体衬底内的沟槽;形成位于所述沟槽内的填充层,填充层的材料为半导体材料,且所述填充层的晶格常数大于半导体衬底的晶格常数;形成覆盖填充层表面但暴露出半导体衬底表面的掩膜层;形成掩膜层后,以暴露出的半导体衬底表面为基底形成第一半导体层;形成与第一半导体层邻接且覆盖其表面的第二半导体层,所述第二半导体层与第一半导体层构成异质结构;形成位于所述第二半导体层表面的栅极结构、源极和漏极,其中源极和漏极分别位于栅极结构两侧。半导体衬底的选择可多样化,有利于降低成本,且形成的第一、第二半导体层的质量仍然较好,扩大了形成的高电子迁移率晶体管的应用范围。
  • 一种功率器件及其制作方法-201910016784.X
  • 不公告发明人 - 福州臻美网络科技有限公司
  • 2019-01-08 - 2019-06-07 - H01L21/335
  • 本发明提供一种功率器件及其制作方法,包括:第二导电类型的衬底,形成于所述衬底内的至少两个第一导电类型的第一埋层,形成于所述衬底内的至少一个第二导电类型的第二埋层,形成于所述衬底上表面的第一导电类型的外延层,形成于所述外延层内的至少两个第一导电类型的第三埋层,形成于所述外延层内的至少一个第二导电类型的第四埋层,形成于所述外延层上表面的氧化层,形成于所述氧化层上表面的沟槽,第一导电类型的重掺杂区,第四金属层,接触孔,第一金属层,第二金属层,第三金属层,该功率器件具有导通电阻低、栅控能力强、夹断电压低,功耗小的优良特性。
  • 槽栅结构的AlGaN/GaN增强型MOSFET器件及制备方法-201910141042.X
  • 陈敦军;任碧雷;张荣;郑有炓 - 南京大学
  • 2019-02-26 - 2019-06-07 - H01L21/335
  • 本发明公开了一种基于I‑V表征凹槽深度及凹槽表面损伤的槽栅结构的AlGaN/GaN增强型MOSFET器件的制备方法,刻蚀栅凹槽时测量源漏极之间的I‑V特性,当I‑V特性显示源漏极之间呈现高阻态时,停止刻蚀。并公开了制得的器件,以及源漏极之间的I‑V测试在表征槽栅结构的AlGaN/GaN增强型MOSFET器件的栅凹槽深度以及表面损伤中的应用。本发明利用源漏极之间的I‑V测试,结合低功率循环刻蚀的方法,能准确定位凹槽刻蚀深度,减少刻蚀损伤。同时I‑V测试能表征表面处理工艺是否可以降低栅凹槽表面损伤。本发明采用源漏极之间的I‑V测试来表征凹槽深度和表面处理工艺的优劣,成本低,难度小,节约时间和成本,加快实验进程。
  • 一种垂直沟道的纳米线生物传感器的集成方法-201610641234.3
  • 黎明;陈珙;杨远程;黄如 - 北京大学
  • 2016-08-08 - 2019-06-07 - H01L21/335
  • 本发明提供一种垂直沟道纳米线生物传感器的集成方法,属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道、各向同性去除假栅层以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比,生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞,最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤,提高了器件的性能;以及可以将沟长缩短至10nm以下,满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容,工艺简单、成本代价小。
  • 一种带栅极调控的垂直纳米线生物传感器的集成方法-201610659888.9
  • 黎明;陈珙;杨远程;黄如 - 北京大学
  • 2016-08-12 - 2019-06-07 - H01L21/335
  • 本发明提供一种带栅极调控的垂直沟道纳米线生物传感器的集成方法,属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比,生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞,最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤,提高了器件的性能;以及可以将沟长缩短至10nm以下,满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容,工艺简单、成本代价小。
  • 一种制备增强型GaN HEMT器件的凹槽栅刻蚀方法-201910168911.8
  • 林信南;牛荣康 - 北京大学深圳研究生院
  • 2019-03-06 - 2019-06-04 - H01L21/335
  • 本申请公开了一种制备增强型GaN HEMT器件的凹槽栅刻蚀方法。本申请制备增强型GaN HEMT器件的凹槽栅刻蚀方法,增强型GaN HEMT器件包括AlGaN/GaN异质结构,凹槽栅刻蚀方法包括,采用激光处理,使AlGaN/GaN材料表面发生氧化,然后在化学试剂作用下进行电化学刻蚀,去除氧化层,获得凹槽栅结构的增强型GaN HEMT器件。本申请的凹槽栅刻蚀方法,能有效控制刻蚀深度,可控性较高、便于操控;并且,本申请的凹槽栅刻蚀方法简单、易操作、产品一致性好,能大批量生产高品质的增强型GaN HEMT器件。本申请制备的增强型GaN HEMT器件品质高,能抑制功率器件泄漏电流,降低器件静态功耗。
  • 氮面极性氮化镓外延结构制造方法-201811092015.X
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2018-09-21 - 2019-05-24 - H01L21/335
  • 本发明涉及一种氮面极性氮化镓外延结构制造方法,包括:提供一氮化镓模板,所述模板包括衬底和位于所述衬底上的第一氮面极性氮化镓层;在所述第一氮面极性氮化镓层表面再生长氮化镓,形成第二氮面极性氮化镓层;在所述第二氮面极性氮化镓层上依次生长势垒层和沟道层。本发明所提出的氮面极性的氮化镓外延结构制造方法能够简单的生长出氮面极性的氮化镓,并且能够有效消除射频分散现象,有利于氮面极性氮化镓外延结构的大规模生产和利用。
  • 一种环栅纳米线器件的制造方法-201910054471.3
  • 刘金彪;王桂磊;杨涛;王垚;李俊峰 - 中国科学院微电子研究所
  • 2019-01-21 - 2019-05-10 - H01L21/335
  • 本发明提供一种环栅纳米线器件的制造方法,现在衬底上形成鳍,该鳍为用于形成纳米线的沟道,而后,在鳍的两侧形成含氧的热反应层与无氧的隔离层交替的层叠层,并进行热退火工艺,此时,使得鳍与其两侧的热反应层中的氧反应形成鳍氧化物层,这样,在垂直于衬底方向上该鳍氧化物层将鳍夹断,而剩余的鳍则为纳米线,进而将纳米线释放并形成栅极,从而形成环栅纳米线器件。该方法中,通过形成含氧的热反应层与无氧的隔离层交替的层叠层,进而通过热退火工艺,使得鳍夹断后形成纳米线,无需新工艺开发以及新设备的引进,其制造难度低,与现有工艺具有良好兼容性,利于实现环栅纳米线器件的量产化。
  • 直接生长法制备金刚石辅助散热碳化硅基底GaN-HEMTs的方法-201910136716.7
  • 代兵;赵继文;朱嘉琦;杨磊;曹文鑫;刘康;韩杰才;舒国阳;高鸽;姚凯丽;刘本建 - 哈尔滨工业大学
  • 2019-02-25 - 2019-05-10 - H01L21/335
  • 直接生长法制备金刚石辅助散热碳化硅基底GaN‑HEMTs的方法,本发明涉及金刚石与碳化硅连接的散热结构的制备方法,它为了解决现有GaN HEMTs的散热性能有待提高的问题。制备金刚石辅助散热碳化硅基底的方法:一、在SiC基片表面刻蚀出孔洞;二、超声清洗SiC基片;三、在SiC晶片的表面建立辅助形核点;四、沉积金刚石层;五、将上表面的金刚石膜层去掉,留下孔洞中金刚石膜层;六、超声清洗;七、在SiC晶片上的孔洞中进行沉积,金刚石沉积填满孔洞。本发明制备金刚石的纯度高,热导率较高,金刚石与SiC结构类似,相容性好,制备的金刚石位于器件下方,有针对性地将热点热量极快导出。
  • 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法-201910002433.3
  • 林信南;钟皓天 - 北京大学深圳研究生院
  • 2019-01-02 - 2019-05-07 - H01L21/335
  • 本发明提出一种基于自对准工艺的AlGan/GaN HEMT器件制作方法,包括如下步骤:清洗晶圆后,通过MOCVD在硅基上淀积中间缓冲层和GaN,AlGaN和p‑GaN;通过PVD及LPCVD过程淀积Mo作为栅金属,Ni和SiOx作为刻蚀保护层;通过PECVD淀积AlOx作为侧墙封包栅金属Mo;通过BCl3/Ar的ICP‑RIE刻蚀工艺去除多余的AlOx;通过Cl2/N2/O2的ICP‑RIE工艺选择性刻蚀p‑GaN;PVD淀积和退火过程形成源极和漏极的欧姆接触,通过BOE去除SiOx和AlOx,并采用PECVD方法淀积SiNx介质层,完成器件制作。由于整个器件制作方法中使用的工艺和条件均和SiCMOS工艺兼容,并且工艺复杂度低,可操作性强,很好的协调了器件性能和工艺复杂度之间的矛盾。
  • p型栅增强型HEMT器件-201821443359.6
  • 张宝顺;徐宁;杜仲凯 - 苏州能屋电子科技有限公司
  • 2018-09-04 - 2019-05-03 - H01L21/335
  • 本实用新型公开了一种p型栅增强型HEMT器件。所述p型栅增强型HEMT器件包括:包含第一半导体和第二半导体的异质结,在所述异质结中形成有二维电子气;形成于异质结上的p型半导体和高阻半导体;以及源极、漏极和栅极;所述源极、漏极与异质结形成欧姆接触,p型半导体位于栅下区域且与栅极连接,p型半导体用于耗尽栅下区域的二维电子气,高阻半导体位于p型半导体与源极、漏极中任一者之间,且高阻半导体的厚度小于p型半导体的厚度;源极与漏极能够通过二维电子气电连接。本实用新型提供的p型栅增强型HEMT器件不需要二次外延,也不需要对器件的栅下区域进行刻蚀,避免了因刻蚀工艺引入的均匀性、重复性和引入损伤问题。
  • 降低硅和过渡金属硫化物半导体肖特基势垒的界面处理方法-201811580753.9
  • 陈杰智;马晓雷 - 山东大学
  • 2018-12-24 - 2019-04-23 - H01L21/335
  • 一种降低硅和过渡金属硫化物半导体肖特基势垒的界面处理方法,是在Si的表面用氢元素或者氟元素进行钝化处理,然后与过渡金属硫化物的两端进行表面接触,搭成NIN型肖特基场效应管或PIP型肖特基场效应管。用氢元素钝化Si表面后的接触体系,费米能级和过渡金属硫化物的导带底的能量差降低,从而可以通过氢元素钝化Si表面降低体系的肖特基势垒;其次用氟元素钝化Si表面,可以由原来的n型肖特基接触变成p型肖特基接触。该方法选用传统材料硅和过渡金属硫化物进行表面接触,并通过传统的钝化元素氢或氟对Si表面进行钝化处理,可以降低Si‑MoS2体系的肖特基势垒,这对未来未来微电子器件把二维材料集成到传统硅材料中有重大指导意义。
  • 半导体器件制造方法-201810554936.7
  • 倪贤锋;范谦;何伟 - 苏州汉骅半导体有限公司
  • 2018-06-01 - 2019-04-19 - H01L21/335
  • 本发明涉及一种半导体器件制造方法,包括:在衬底上依次形成缓冲层和势垒层,其中,所述缓冲层与所述势垒层之间形成有二维电子气;刻蚀所述势垒层的源极区域和漏极区域,以在所述缓冲层上形成沟槽;在所述沟槽上交替形成相互叠加的第一掺杂部和第二掺杂部,所述第一掺杂部与所述第二掺杂部组成掺杂层;在所述掺杂层上形成源极和漏极,在所述势垒层上形成栅极。本发明所提供的半导体器件制造方法,通过形成交替叠加的第一掺杂部和第二掺杂部增加掺杂层的掺杂浓度,从而降低接触电阻。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top