[发明专利]垂直存储器件及其制造方法在审

专利信息
申请号: 201811570368.6 申请日: 2018-12-17
公开(公告)号: CN110896080A 公开(公告)日: 2020-03-20
发明(设计)人: 白石千 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11575 分类号: H01L27/11575;H01L27/11582;H01L27/11548;H01L27/11556
代理公司: 北京市柳沈律师事务所 11105 代理人: 张波;王新华
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开提供了垂直存储器件及其制造方法。一种垂直存储器件包括:具有外围电路互连的基板;堆叠在基板上的多个下字线;穿过所述多个下字线的多个垂直沟道结构;第一单元接触插塞,包括比所述多个下字线中的第一下字线的底表面低的底端并且连接到第一下字线;以及多个下绝缘层和多个第一下模图案,位于第一下字线下面并从基板起彼此交替地堆叠。
搜索关键词: 垂直 存储 器件 及其 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811570368.6/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体装置及其制造方法-202111452099.5
  • 田村瑞树 - 铠侠股份有限公司
  • 2021-12-01 - 2022-12-16 - H01L27/11575
  • 本发明涉及一种半导体装置及其制造方法。根据一实施方式,半导体装置具备第1绝缘膜、设置在所述第1绝缘膜内的第1焊垫、设置在所述第1绝缘膜上的第2绝缘膜、以及在所述第2绝缘膜内设置在所述第1焊垫上的第2焊垫。进而,所述第1绝缘膜包含第1膜及第2膜,所述第1膜与所述第1焊垫及所述第2绝缘膜相接,所述第2膜与所述第1焊垫及所述第2绝缘膜隔开间隔而设,且具有设置成与所述第1焊垫的至少一部分相同高度的部分;且/或,所述第2绝缘膜包含第3膜及第4膜,所述第3膜与所述第2焊垫及所述第1绝缘膜相接,所述第4膜与所述第2焊垫及所述第1绝缘膜隔开间隔而设,且具有设置成与所述第2焊垫的至少一部分相同高度的部分。
  • 集成电路装置-202210409971.6
  • 金俊亨;朴昞坤;李昇珉;金江旻;严泰敏;俞炳瓘 - 三星电子株式会社
  • 2022-04-19 - 2022-11-29 - H01L27/11575
  • 一种集成电路装置,包括:衬底;外围布线电路,其包括旁路通孔并且设置在衬底上;外围电路,其包括围绕外围布线电路的至少一部分的层间绝缘层;以及存储器单元阵列,其设置在外围电路上并且与外围电路重叠。存储器单元阵列包括基底衬底、设置在基底衬底上的多条栅极线、以及穿透多条栅极线的多个沟道。集成电路装置还包括插入在外围电路与存储器单元阵列之间的阻挡层。阻挡层包括从阻挡层的顶表面穿透到下表面的旁路孔。旁路通孔设置在旁路孔中。
  • 三维半导体存储器器件以及包括三维半导体存储器器件的电子系统-202210146681.7
  • 崔茂林;黄允照 - 三星电子株式会社
  • 2022-02-17 - 2022-11-22 - H01L27/11575
  • 一种三维半导体存储器器件包括:第一衬底;外围电路结构,在第一衬底上;单元阵列结构,在外围电路结构上,单元阵列结构包括具有交替的层间介电层和栅电极的堆叠结构、覆盖堆叠结构的第一绝缘层、以及在堆叠结构和第一绝缘层上的第二衬底,堆叠结构在第二衬底的底表面与外围电路结构之间;第二绝缘层,在单元阵列结构上;第一贯穿接触部,贯穿第一绝缘层、第二衬底和第二绝缘层;以及第二贯穿接触部,贯穿第一绝缘层和第二绝缘层,第二贯穿接触部与第二衬底间隔开,并且第一贯穿接触部和第二贯穿接触部两者的宽度随着距第一衬底的距离的增加而减小。
  • 半导体装置和包括该半导体装置的数据存储系统-202210378667.X
  • 吴世龙;金基玄;刘智桓 - 三星电子株式会社
  • 2022-04-12 - 2022-10-21 - H01L27/11575
  • 提供了一种半导体装置以及一种包括半导体装置的数据存储系统。所述半导体装置包括下结构和上结构。下结构包括:半导体基底;电路元件,位于半导体基底上;电路互连结构,位于半导体基底上,电路互连结构包括位于不同水平上并且电连接到电路元件的多个连接图案;以及下绝缘结构,覆盖电路元件和电路互连结构。上结构包括:上基底,与下绝缘结构的上表面接触;堆叠结构,位于上基底上,堆叠结构包括在竖直方向上交替地堆叠的层间绝缘层和栅电极;以及垂直存储器结构,在竖直方向上穿过堆叠结构。
  • 三维存储器及其制备方法-202210808531.8
  • 张明康;肖亮;伍术 - 长江存储科技有限责任公司
  • 2021-05-27 - 2022-10-18 - H01L27/11575
  • 本发明提供一种三维存储器及其制备方法。三维存储器包括:堆叠的第一绝缘层、源极层和堆叠结构,所述源极层位于第一绝缘层和所述堆叠结构之间,所述堆叠结构包括交替堆叠的导电层和层间绝缘层;穿过所述堆叠结构的沟道结构;连接层,位于所述第一绝缘层背离所述堆叠结构的一侧,并具有凸出部,所述凸出部穿过所述第一绝缘层与所述源极层电连接;所述第一绝缘层为单层绝缘层,且所述第一绝缘层与所述连接层、所述源极层均接触。本发明解决了三维存储器的制备工艺复杂,成本较高的技术问题。
  • 半导体存储装置-202110842318.4
  • 中泽新悟 - 铠侠股份有限公司
  • 2021-07-26 - 2022-09-27 - H01L27/11575
  • 本发明的半导体存储装置具备:多个第1导电层;多个第2导电层;第1半导体层,设置在这些导电层之间;电荷储存层,具备设置在多个第1导电层与第1半导体层之间的第1部分、及设置在多个第2导电层与第1半导体层之间的第2部分;及第1配线,与第1半导体层电连接。该半导体存储装置构成为能够执行读出动作与第1动作。在读出动作中,对从第1方向的一侧数起第n个(n为1以上的整数)第1导电层供给读出电压,且对多个第1导电层中的至少一部分供给读出路径电压。在第1动作中,对第1配线供给第1电压,对从第1方向的一侧数起第n个第2导电层供给小于第1电压的第2电压。
  • 半导体装置及其制造方法-202110862316.1
  • 籏崎晃次 - 铠侠股份有限公司
  • 2021-07-29 - 2022-09-27 - H01L27/11575
  • 本发明实施方式提供可以在抑制配线短路等不良的同时、形成具有高长宽比的接触器的半导体装置及其制造方法。本实施方式的半导体装置具备第一电极膜。层间绝缘膜设置在第一电极膜上。接触插塞设置在贯通层间绝缘膜且到达第一电极膜的接触孔内。接触插塞具备将接触孔内的上部内壁覆盖的第一金属膜及第一导电膜。接触插塞具备将接触孔内的上部内壁的第一导电膜覆盖且将接触孔内的下部内壁覆盖的第二金属膜。接触插塞具备将接触孔内的第二金属膜内侧填充的第二导电膜。
  • 半导体器件及其制备方法、存储器和存储系统-202210681553.2
  • 韩玉辉;张坤;孔翠翠;吴林春 - 长江存储科技有限责任公司
  • 2022-06-15 - 2022-09-16 - H01L27/11575
  • 本发明公开了一种半导体器件及其制备方法、存储器和存储系统,通过在台阶结构中各台阶的牺牲层处形成强化结构,再在接触孔的内壁与所述牺牲层对应的部位形成绝缘结构,并在接触孔中沉积导电材料,从而能够在将各牺牲层置换为栅极层时,通过已完成的触点和绝缘结构,为堆叠结构提供良好的支撑,防止堆叠结构的弯曲。采用本公开,能够有效的避免了伪沟道的刻蚀要求高的问题;同时本公开无需为半导体器件提供形成触点所需的金属或停止层,有效减少了形成触点的过程中存在的刻穿风险。
  • 集成电路装置和包括其的电子系统-202210140881.1
  • 金知勇;李呈焕;朴焕悦 - 三星电子株式会社
  • 2022-02-16 - 2022-08-26 - H01L27/11575
  • 提供了一种集成电路装置和电子系统。所述集成电路装置包括:半导体衬底,其具有单元区和位于单元区外部的虚设区;多个栅电极和多个绝缘层,它们位于单元区中,在平行于半导体衬底的主表面的第一方向和第二方向上延伸,并且在垂直于半导体衬底的主表面的第三方向上交替地堆叠,第一方向和第二方向彼此交叉;以及多个虚设模制层和多个虚设绝缘层,它们在虚设区中在第三方向上交替地堆叠,其中,多个虚设模制层中的上虚设模制层的碳浓度小于多个虚设模制层中的下虚设模制层的碳浓度,下虚设模制层在上虚设模制层与半导体衬底的主表面之间。
  • 半导体存储器装置及其制造方法-202210110342.3
  • 金永录 - 爱思开海力士有限公司
  • 2022-01-29 - 2022-08-09 - H01L27/11575
  • 本申请涉及半导体存储器装置及其制造方法。一种半导体存储器装置包括:栅电极层叠物,该栅电极层叠物垂直地层叠在基板上方并且具有弯曲栅极焊盘,该栅电极层叠物的弯曲栅极焊盘具有阶梯形结构;层间介电层,该层间介电层覆盖弯曲栅极焊盘;以及多个接触插塞,所述多个接触插塞通过穿透层间介电层而分别联接到弯曲栅极焊盘,其中,所述弯曲栅极焊盘包括不同尺寸的倾斜拐角部分。
  • 3D NAND存储器及其形成方法-202110538662.4
  • 王香凝;耿静静;王攀;张慧;刘新鑫;吴佳佳;肖梦 - 长江存储科技有限责任公司
  • 2019-06-28 - 2022-08-09 - H01L27/11575
  • 一种3D NAND存储器及其形成方法,所述形成方法通过使所述沟道通孔调节区中形成的沟道通孔的密度小于沟道通孔调节区外的核心区中形成的沟道通孔密度,从而使得所述伪沟道通孔调节区中形成伪沟道通孔的密度与所述沟道通孔调节区中形成沟道通孔的密度之间的差异减小,相应所述沟道通孔调节区中沟道通孔中存储结构的密度小于沟道通孔调节区外的核心区中的沟道通孔中存储结构的密度,从而使得台阶区和核心区的交界处两侧或附近的堆叠结构中薄膜的应力的差异会减小,因而在刻蚀台阶区和核心区的交界处的堆叠结构形成栅极隔槽时,使得刻蚀台阶区和核心区的交界处的栅极隔槽的侧壁不会产生倾斜或者倾斜度大幅减小,从而防止栅极隔槽与沟道通孔短路。
  • 三维存储器及其制备方法-202110588023.9
  • 张明康;肖亮;伍术 - 长江存储科技有限责任公司
  • 2021-05-27 - 2022-07-29 - H01L27/11575
  • 本发明提供一种三维存储器及其制备方法。三维存储器包括:堆叠的第一绝缘层、源极层和堆叠结构,所述源极层位于第一绝缘层和所述堆叠结构之间,所述堆叠结构包括交替堆叠的导电层和层间绝缘层;穿过所述堆叠结构的沟道结构;连接层,位于所述第一绝缘层背离所述堆叠结构的一侧,并具有凸出部,所述凸出部穿过所述第一绝缘层与所述源极层电连接;所述第一绝缘层为单层绝缘层,且所述第一绝缘层与所述连接层、所述源极层均接触。本发明解决了三维存储器的制备工艺复杂,成本较高的技术问题。
  • 三维存储器及其制备方法、存储系统-202210266451.4
  • 张坤;周文犀;夏志良;霍宗亮 - 长江存储科技有限责任公司
  • 2022-03-17 - 2022-06-24 - H01L27/11575
  • 本公开提供了一种三维存储器及其制备方法、存储系统,涉及半导体芯片领域,旨在减小阵列器件与外围器件之间的未对准误差以及降低工艺难度。该三维存储器的制备方法包括:在衬底的第一侧形成叠层结构;形成贯穿叠层结构且延伸入衬底的隔槽,并在隔槽内填充牺牲材料;在叠层结构远离衬底的一侧形成多个导电结构;提供外围电路,将外围电路与多个导电结构中的至少一个导电结构键合;去除至少部分衬底,以暴露牺牲材料;以及,去除牺牲材料,通过隔槽,将牺牲层替换为第一导电层。本公开提供的制备方法,先将外围电路与导电结构键合,然后再去除牺牲材料,制作第一导电层,从而减小了外围电路与包含导电结构的阵列器件之间的未对准误差。
  • 三维(3D)半导体存储器装置和包括其的电子系统-202111368625.X
  • 李海旻 - 三星电子株式会社
  • 2021-11-18 - 2022-05-20 - H01L27/11575
  • 3D半导体存储器装置包括外围电路结构、中间绝缘层和单元阵列结构。单元阵列结构包括:第一衬底,其包括单元阵列区域和连接区域;堆叠结构,其包括交替地堆叠在第一衬底上的电极层和电极层间绝缘层;平面化绝缘层,其覆盖堆叠结构的位于连接区域上的端部;以及第一导通孔,其穿透平面化绝缘层、第一衬底和中间绝缘层。第一导通孔将电极层之一连接到外围电路结构。第一导通孔包括彼此一体地连接的第一过孔部分和第二过孔部分。第一过孔部分穿透平面化绝缘层,并且具有第一宽度。第二过孔部分穿透中间绝缘层,并且具有大于第一宽度的第二宽度。
  • 三维存储装置及其制备方法-202111683386.7
  • 姚兰 - 长江存储科技有限责任公司
  • 2021-12-31 - 2022-05-13 - H01L27/11575
  • 本发明提供一种三维存储装置及其制备方法。三维存储装置包括:第一半导体结构与第二半导体结构;所述第一半导体结构包括第一衬底、设于所述第一衬底上的互连层及第一键合层,所述第一键合层内形成有第一键合触点;所述第二半导体结构包括第二衬底及设于所述第二衬底上的第二键合层,所述第二键合层内形成有第二键合触点;所述第一键合层与所述第二键合层界面键合连接,以使得所述第一半导体结构和所述第二半导体结构连接。本发明解决了三维存储装置的布线结构对第二半导体结构产生不利影响的技术问题。
  • 半导体装置和包括半导体装置的数据存储系统-202111260065.6
  • 黄允照;金志泳;成政泰;崔峻荣 - 三星电子株式会社
  • 2021-10-28 - 2022-05-06 - H01L27/11575
  • 提供了一种半导体装置和包括半导体装置的数据存储系统。所述半导体装置包括第一基底结构和第二基底结构,第一基底结构包括第一基底、电路器件、第一互连线、位于第一互连线的上表面上的接合金属层以及位于第一互连线的上表面上且位于接合金属层的横向表面上的第一接合绝缘层,第二基底结构位于第一基底结构上并且包括第二基底、栅电极、沟道结构、第二互连线、接合过孔和第二接合绝缘层,接合过孔连接到第二互连线和接合金属层、并且具有倾斜为使得接合过孔的宽度随着接近第一基底结构而增大的横向表面,第二接合绝缘层与接合过孔的至少下部接触。接合金属层包括虚设接合金属层,虚设接合金属层不连接到接合过孔并且与第二接合绝缘层接触。
  • 存储器结构、其制作方法、三维存储器及存储系统-202210126669.X
  • 黄武根;王溢欢;肖亮;华子群 - 长江存储科技有限责任公司
  • 2022-02-10 - 2022-05-06 - H01L27/11575
  • 本公开提供了一种存储器结构、其制作方法、三维存储器及存储系统。该存储器结构包括:表面具有存储器阵列的第一衬底,第一衬底表面具有核心区域和外围电路区域,外围电路区域环绕核心区域,存储器阵列位于核心区域中;多个间隔设置的介电隔离结构,各介电隔离结构贯穿位于核心区域与外围电路区域之间的第一衬底,且各介电隔离结构环绕核心区域;介电连接部,贯穿第一衬底,且介电连接部连接相邻的介电隔离结构。上述存储器结构中具有多个间隔设置的介电隔离结构,且通过介电连接部连接,从而在介电隔离结构存在断开缺陷的情况下,能够通过介电连接部连接将核心区域和外围电路区域彻底隔离,从而减少缺陷引发的漏电问题,提高产品的可靠性。
  • 三维存储器及其制备方法-202111633046.3
  • 谢炜;王迪;周文犀 - 长江存储科技有限责任公司
  • 2021-12-29 - 2022-04-05 - H01L27/11575
  • 本申请实施例提供了一种三维存储器及其制备方法。制备三维存储器的方法包括:在衬底上形成具有栅极层的台阶结构,并在所述台阶结构上形成台阶介质层,其中,所述台阶结构包括相互隔离的至少两个子台阶结构;形成分别贯穿所述台阶介质层并延伸至每个所述子台阶结构中的字线接触,其中,所述字线接触与所述栅极层连接;去除所述台阶介质层的一部分形成导电部,其中,所述导电部将每个所述子台阶结构中的字线接触连接;以及在所述台阶介质层的远离所述衬底的一侧形成第一接触,其中,所述第一接触与至多部分所述子台阶结构中的字线接触连接。
  • 三维存储器及其制备方法-202110588022.4
  • 陈赫;肖亮;伍术;黄磊;穆钰平 - 长江存储科技有限责任公司
  • 2021-05-27 - 2022-03-25 - H01L27/11575
  • 本发明提供一种三维存储器及其制备方法。三维存储器包括:堆叠的第一绝缘层、源极层和堆叠结构,源极层位于第一绝缘层和堆叠结构之间,堆叠结构包括交替堆叠的导电层和层间绝缘层;若干穿过堆叠结构的沟道结构;连接层,位于第一绝缘层背离堆叠结构的一侧,并具有凸出部,凸出部穿过第一绝缘层与源极层电连接;若干接地结构,位于源极层背向堆叠结构的一侧,接地结构穿过第一绝缘层,且两端分别与源极层、连接层电连接;至少部分接地结构在最邻近源极层的导电层上的投影与导电层重叠。本发明的接地结构可以按需设置以增强排出源极层上电荷的能力,可以降低电荷击穿源极层的风险,提高了三维存储器的良率。
  • 三维半导体器件-202011474031.2
  • 郑夛恽;金智慧;朴株院 - 三星电子株式会社
  • 2016-04-01 - 2022-03-22 - H01L27/11575
  • 本发明公开了一种三维半导体器件,该三维半导体器件包括:在基板上的电极结构,该基板包括第一区和第二区,该电极结构包括顺序地层叠在基板上的接地选择电极、单元电极和串选择电极,其中接地选择电极、单元电极和串选择电极分别包括接地选择焊盘、单元焊盘和串选择焊盘,该接地选择焊盘、该单元焊盘和该串选择焊盘在基板的第二区中限定阶梯结构;穿透每个单元焊盘和在每个单元焊盘下面的电极结构的一部分的多个虚设柱;和电连接到每个单元焊盘的单元接触插塞,其中每个虚设柱穿透在相邻的单元焊盘之间的边界,以及其中相邻的单元焊盘共用虚设柱。
  • NOR型存储器件及其制造方法及包括存储器件的电子设备-202110883350.7
  • 朱慧珑 - 中国科学院微电子研究所
  • 2021-08-02 - 2021-11-26 - H01L27/11575
  • 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括:存储器件层,包括第一源/漏区和第二源/漏区以及第一源/漏区与第二源/漏区之间的第一沟道区;竖直延伸以穿过存储器件层的第一栅堆叠,包括第一栅导体层和设置在第一栅导体层与存储器件层之间的存储功能层,在第一栅堆叠与存储器件层相交之处限定存储单元;存储器件层上的选择器件层,包括第三源/漏区和第四源/漏区以及第三源/漏区与第四源/漏区之间的第二沟道区;设置在第一栅堆叠上方的第二栅堆叠,竖直延伸以穿过选择器件层;以及连接部,将第三源/漏区电连接到第一栅导体层。
  • NOR型存储器件及其制造方法及包括存储器件的电子设备-202110883409.2
  • 朱慧珑 - 中国科学院微电子研究所
  • 2021-08-02 - 2021-11-26 - H01L27/11575
  • 公开了一种NOR型存储器件及包括该NOR型存储器件的电子设备。根据实施例,该NOR型存储器件可以包括NOR单元阵列和外围电路。NOR单元阵列可以包括:第一衬底;第一衬底上的存储单元的阵列,每个存储单元包括相对于第一衬底竖直延伸的第一栅堆叠以及围绕第一栅堆叠的外周的有源区;电连接到第一栅堆叠的第一结合焊盘;以及电连接到存储单元的有源区的第二结合焊盘。外围电路可以包括:第二衬底;第二衬底上的外围电路元件;以及第三结合焊盘,至少一部分第三结合焊盘电连接到外围电路元件。NOR单元阵列和外围电路被设置为使得第一结合焊盘和第二结合焊盘中的至少一些与第三结合焊盘中的至少一些彼此相对。
  • 3D NAND存储器及其形成方法-202110289896.X
  • 汤召辉 - 长江存储科技有限责任公司
  • 2019-03-27 - 2021-11-05 - H01L27/11575
  • 一种3D NAND存储器及其形成方法,其中所述3D NAND存储器包括,半导体衬底,所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构,所述堆叠结构的端部具有台阶结构;位于半导体衬底上覆盖台阶结构的介质层;贯穿所述堆叠结构的伪通孔,所述伪通孔中填充伪通孔材料层,所述伪通孔材料层的硬度大于介质层的硬度;贯穿所述堆叠结构的栅极隔槽;位于所述栅极隔槽中的导电半导体层和金属层,所述导电半导体层位于所述金属层和所述半导体衬底之间。本发明的存储器能防止金属层的残留。
  • 三维存储器及其制备方法-202110843902.1
  • 张坤;周文犀;夏志良 - 长江存储科技有限责任公司
  • 2021-07-26 - 2021-10-29 - H01L27/11575
  • 本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括:在衬底的第一表面限定预设区域,并在第一表面的、除预设区域之外的部分形成支撑层;在支撑层的外表面以及预设区域共形覆盖叠层结构,叠层结构包括交替叠置的牺牲层和绝缘层;去除部分叠层结构,以保留叠层结构的、与支撑层的侧表面以及预设区域对应的部分;去除牺牲层以形成牺牲间隙;在牺牲间隙内填充导电材料以形成三维存储器的栅极层和与栅极层连通的字线接触。根据该制备方法,可简化三维存储器的制备工艺,实现栅极层与字线接触的有效连通,并缩小栅极层的、与字线接触接触部分的面积,提高三维存储器的集成度及性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top