[发明专利]一种二阶温度补偿的高电源抑制比的带隙基准电路

摘要

本发明公开一种二阶温度补偿的高电源抑制比的带隙基准电路，包括正温度系数电路、负温度系数电路和二阶温度补偿电路；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6。述负温度系数电路包括：PMOS管M7a、PMOS管M7b、PMOS管M9a、PMOS管M9b，NPN型三极管Q3。二阶补偿电路的输出端D点与经过一阶温度补偿的带隙基准源的输出端连接，并将具有二阶温度系数的电流转化为电压输出的形式对输出电压的二阶负温度项进行补偿；同时采用全mos管的结构，这样全Cmos工艺，可以避免工艺间的差异。同时共源共栅结构电流镜提高了输出基准电压的电源抑制比（PSRR）。

主权项

1.一种二阶温度补偿的高电源抑制比的带隙基准电路，其特征在于：包括正温度系数电路、负温度系数电路和二阶温度补偿电路,正温度系数电路用于产生随温度变化正相关的电流，负温度系数电路用于产生随温度变化负相关的负温度系数电流，二阶温度补偿基准电路将具有正的一阶和二阶温度系数对VBE的负温度系数进行补偿；所述正温度系数电路包括：PMOS管M1a、PMOS管M1b、PMOS管M2a、PMOS管M2b、PMOS管M3a、PMOS管M3b、PMOS管M8a、PMOS管M8b，NMOS管M4、NMOS管M5、NMOS管M6，偏置电阻R1、分压电阻R2，NPN型三极管Q1、NPN型三极管Q2，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中源极相连且与VDD连接，栅极相连且与PMOS管M1b的漏极连接，PMOS管M1a、PMOS管M2a、PMOS管M3a、PMOS管M8a中的漏极依次与PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的源极连接，PMOS管M1b的漏极通过偏置电阻R1与NMOS管M4的漏极连接，PMOS管M1b、PMOS管M2b、PMOS管M3b、PMOS管M8b中的所有栅极相连且该栅极与NMOS管M4的漏极连接，PMOS管M2b的漏极与NMOS管M4的栅极和NMOS管M5的漏极连接，NMOS管M5和NMOS管M6中的栅极相连，PMOS管M3b的漏极与NMOS管M6中的栅极和漏极相连，NMOS管M4与NMOS管M6中源极相连且该源极与NPN型三极管Q2中的基极和集电极连接，N型三极管Q2中的发射极通过分压电阻R2连接公共地GND，NMOS管M5的源极与N型三极管Q1中的基极和集电极连接，N型三极管Q1中的发射极连接公共地GND。