[发明专利]半导体封装和其制造方法在审

专利信息
申请号: 201811441577.0 申请日: 2018-11-29
公开(公告)号: CN111009509A 公开(公告)日: 2020-04-14
发明(设计)人: 陈仁君 申请(专利权)人: 日月光半导体制造股份有限公司
主分类号: H01L23/552 分类号: H01L23/552
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 蕭輔寬
地址: 中国台湾高雄市楠梓*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体封装包含具有表面的衬底,以及在所述第一表面上并且电耦合到所述衬底的导电元件。所述导电元件具有与所述表面形成小于90度的角度的主轴线。
搜索关键词: 半导体 封装 制造 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811441577.0/,转载请声明来源钻瓜专利网。

同类专利
  • 一种分腔式电磁屏蔽封装结构及其制造方法-202310925680.7
  • 朱里宝;周理学;李飞 - 江苏柒捌玖电子科技有限公司
  • 2023-07-26 - 2023-10-27 - H01L23/552
  • 本发明公开了一种分腔式电磁屏蔽封装结构,包括基板,在所述基板上安装多个芯片,对基板塑封,以形成包覆多个芯片的塑封层;通过划片机对塑封层切割,以在相邻两个芯片之间形成沟槽,沟槽内灌入有导电填料形成屏蔽墙,屏蔽层与塑封层一起将各芯片完全隔离开。本发明有效解决封装内部各子系统之间相互干扰,而且划区屏蔽将屏蔽腔划分成小腔体,减小了屏蔽腔的尺寸,其谐振频率远高于系统噪声频率,避免了电磁共振,从而使用系统更稳定。
  • 半导体封装件以及获得半导体封装件的接触电阻的方法-201911059613.1
  • 李基勇;朴世珍;任亨旻;崔福奎 - 爱思开海力士有限公司
  • 2019-11-01 - 2023-10-27 - H01L23/552
  • 半导体封装件以及获得半导体封装件的接触电阻的方法。一种获得半导体封装件的接触电阻值的方法,该半导体封装件包括:封装基板;半导体芯片,其被安装在所述封装基板上;模制构件,其被设置在所述封装基板上以围绕所述半导体芯片;以及电磁干扰(EMI)屏蔽层,其被设置在所述封装基板的侧表面上以及所述模制构件上。所述封装基板包括:基板主体,其具有彼此相对的第一表面和第二表面;第一上互连图案至第四上互连图案,其在所述封装基板的第一区域中设置在所述基板主体的所述第一表面上并且与所述EMI屏蔽层接触;以及互连结构,其被设置在所述封装基板的第二区域中。
  • 电子器件-202320821220.5
  • 杨伟圣 - 日月光半导体制造股份有限公司
  • 2023-04-13 - 2023-10-27 - H01L23/552
  • 本实用新型提供了一种电子器件,包括:衬底,具有上表面以及位于上表面处的阻挡部,阻挡部具有与上表面位于不同高度的承载面;导电引线,设置在承载面上并向上延伸,导电引线用于屏蔽电磁干扰。本申请的实施例的阻挡部的承载面与衬底的上表面的高度不同,减少了导电引线受到的来自衬底的上表面处的应力,导电引线不易摇摆,提高了电子器件的结构稳定性。
  • 一种电磁屏蔽封装结构-202321286660.1
  • 胡小波;张晓军;陈志强;方安安;姜鹭 - 深圳市矩阵多元科技有限公司
  • 2023-05-25 - 2023-10-27 - H01L23/552
  • 本实用新型提供了一种电磁屏蔽封装结构,重布线层,重布线层上设置至少一个晶片;重布线层,重布线层上设置至少一个晶片;电磁屏蔽层,重布线层与电磁屏蔽层形成腔体;两个以上导电柱,每个导电柱的底部与重布线层相连接,顶部与电磁屏蔽层相连接,每个导电柱置于腔体内;每个晶片设置于至少两个导电柱之间。本实用新型在晶片两侧设计和重布线层相连的导电柱,导电柱底部与重布线层相连接,导电柱顶部与电磁屏蔽层相连接,形成一个完整的法拉第笼,赋予该先进封装单元电磁屏蔽效果,用于扇出型封装技术中,可使线路扇出超出晶片覆盖的区域在电磁屏蔽范围内,避免这个区域受到电磁干扰。
  • 一种解决数模干扰的封装结构及封装方法-202311197937.8
  • 闵云川;杜军;彭一弘 - 成都电科星拓科技有限公司
  • 2023-09-18 - 2023-10-24 - H01L23/552
  • 本发明提供一种解决数模干扰的封装结构及封装方法,所述封装结构包括数模混合芯片、封装框架以及用于封装数模混合芯片和封装框架的塑封体;数模混合芯片分为数字部分和模拟部分;数模混合芯片上表面设置有对应数字部分和模拟部分的数字信号焊盘和模拟信号焊盘;数模混合芯片下表面的接地焊盘包括对应数字部分和模拟部分的数字接地焊盘和模拟接地焊盘;封装框架包括封装上层引脚和封装下层引脚以及设置在封装上层引脚和封装下层引脚之间的屏蔽环;所述封装上层引脚和封装下层引脚分别与数字信号焊盘和模拟信号焊盘键合;所述数字接地焊盘、模拟接地焊盘、封装上层引脚和封装下层引脚露出塑封体。本发明提升了封装抗数模干扰和芯片散热的能力。
  • 一种电磁屏蔽封装结构及其制造方法-202310892554.6
  • 刘涛;朱学高;金玉梅 - 江苏柒捌玖电子科技有限公司
  • 2023-07-20 - 2023-10-20 - H01L23/552
  • 本发明公开了一种电磁屏蔽封装结构,包括硅转接板,所述硅转接板的正面通过第一电性引出结构连接有晶圆级倒装贴片,硅转接板的正面塑封有塑封层,晶圆级倒装贴片位于塑封层内,所述硅转接板上设有若干TSV通孔,且TSV通孔的背面通过第二电性引出结构连接有基板,基板与硅转接板之间填充有底部填充胶,所述硅转接板、塑封层和底部填充胶的表面还设有电磁屏蔽层。在2.5D封装后进行金属溅射,在基板和芯片上形成电磁屏蔽层。本发明仅仅通过金属溅射工艺,在不改变的原有的封装结构的基础上引入电磁屏蔽层,制备工艺简单,易推广应用,在不增加封装尺寸的前提下,形成对芯片的有效电磁屏蔽。
  • 光学传感装置和电子设备-202321031346.9
  • 苏春华;李富林;韦亚 - 深圳市汇顶科技股份有限公司
  • 2023-04-28 - 2023-10-20 - H01L23/552
  • 一种光学传感装置和电子设备,能够提升光学检测的准确性以及用户体验。该光学传感装置包括:传感器芯片,用于接收入射光信号以进行光学检测;透明导电层,设置于所述传感器芯片上方,且连接于所述传感器芯片的接地端,所述透明导电层用于耦合环境中的电磁波,并将所述电磁波传输至所述传感器芯片的接地端。
  • 一种可以电磁屏蔽的FCBGA封装结构-202321350763.X
  • 赵爽;刘奇浩;沈艺;苏丹丹 - 山东云海国创云计算装备产业创新中心有限公司
  • 2023-05-29 - 2023-10-20 - H01L23/552
  • 本申请实施例提供了一种可以电磁屏蔽的FCBGA封装结构,用以解决现有的FCBGA封装的无法实现对封装体内电磁干扰屏蔽的技术问题,属于硬件涉及领域。所述封装结构包括:芯片,设置于所述芯片上的金属凸块、电磁屏蔽墙、电磁屏蔽网,所述芯片安装于基板上,所述基板远离所述芯片的一侧设有锡球。对易电磁干扰的信号做到精准屏蔽,同时可以实现对封装体内和体外电磁干扰的双重屏蔽;不仅如此,本封装结构还可以明显减小封装尺寸,节省基板表面面积以利于集成更多芯片或元器件。
  • 一种多层芯片堆叠结构-202321010799.3
  • 岳红菱 - 汉国(深圳)电子集团有限公司
  • 2023-04-26 - 2023-10-20 - H01L23/552
  • 本实用新型公开了一种多层芯片堆叠结构,具体涉及芯片加工技术领域,包括第一芯片和第二芯片,所述第一芯片和第二芯片之间设有内辅件;所述内辅件包括屏蔽片,所述屏蔽片中内嵌有均匀分布的多个导热片,所述导热片的上表面和下表面均一体成型有均匀分布的多个导热凸,所述导热凸远离导热片的一侧延伸出屏蔽片的表面,所述导热凸远离导热片的一侧分别对应和第一芯片和第二芯片的相对侧接触,所述导热片的相背端均延伸出屏蔽片的外侧,本实用新型,通过设置内辅件,多层芯片堆叠时,将屏蔽片置于第一芯片和第二芯片之间,进行第一芯片和第二芯片之间的屏蔽,防止第一芯片和第二芯片之间出现干扰,从而提升整个芯片的使用效果。
  • 一种引线框架屏蔽结构及红外遥控接收放大器-202320230186.4
  • 兰玉平 - 厦门华联半导体科技有限公司
  • 2023-02-16 - 2023-10-20 - H01L23/552
  • 本实用新型涉及引线框架领域,特别地涉及一种引线框架屏蔽结构及红外遥控接收放大器。本实用新型公开了一种引线框架屏蔽结构及红外遥控接收放大器,其中,引线框架屏蔽结构包括引线框架、侧连接支架和屏蔽罩,引线框架包括载片台,屏蔽罩通过侧连接支架固定设置在载片台的上方,屏蔽罩上开设有非闭合的屏蔽罩窗口,侧连接支架上设有侧屏蔽部件,侧屏蔽部件将屏蔽罩窗口的开口封闭。本实用新型在不增大屏蔽罩尺寸的情况下,可以增大了屏蔽罩窗口的尺寸,保证了产品的性能,且屏蔽罩窗口为闭合结构,提升了产品的抗干扰性能。
  • 一种具有电磁屏蔽功能的半导体封装结构-202320840809.X
  • 沈立军;丁斌斌;张小宇;朱雄兵 - 苏州大生国科半导体集团有限公司
  • 2023-04-17 - 2023-10-17 - H01L23/552
  • 本实用新型涉及半导体技术领域,尤其是一种具有电磁屏蔽功能的半导体封装结构,包括外壳,外壳下侧固定有连接环,连接环内侧上端设有隔离板,隔离板上侧固定有分隔环,连接块上侧设有连接柱并且连接柱与外壳和分隔环固定相连,隔离板下侧设有屏蔽板A,屏蔽板A上侧设有四个屏蔽板B,屏蔽板A可滑动在连接环内侧,屏蔽板B垂直滑动在外壳、分隔环和连接柱之间,外壳上侧通过卡扣可拆卸有上盖,上盖下侧固定有屏蔽板C,屏蔽板C与隔离板之间设有封装结构。屏蔽板A安装在连接环里,屏蔽板B安装在四侧,此时屏蔽板A、屏蔽板B和连接块、连接柱形成一个上方为开口的屏蔽体,使得屏蔽体更加方便的进行拆卸和更换。
  • 具有低EMI的高压转换器-201910194225.8
  • 牛志强;张光铭;陈霖;孙宁;黄启洪;陆子信 - 万国半导体(开曼)股份有限公司
  • 2019-03-14 - 2023-10-13 - H01L23/552
  • 一种配置在印刷电路板(PCB)上的高压转换器包括一个双扩散金属氧化物半导体(DMOS)封装,DMOS封装由一个引线框和一个主DMOS芯片构成。引线框包括一个电连接到主DMOS芯片栅极电极的栅极段,一个电连接到主DMOS芯片的源极电极的源极段以及一个电连接到主DMOS芯片的漏极电极的漏极段。PCB布局包括一个大面积的源极铜垫和一个小面积的漏极铜垫,大面积的源极铜垫连接到DMOS封装的源极段,并重叠源极段,有利于散热,小面积的漏极铜垫连接到DMOS封装的连接到,并重叠连接到,以降低电磁干扰(EMI)噪声。
  • 共形屏蔽结构及其制备方法-202310831134.7
  • 丁洁 - 吉光半导体(绍兴)有限公司
  • 2023-07-07 - 2023-10-10 - H01L23/552
  • 本发明提供了一种共形屏蔽结构及其制备方法,其中所述共形屏蔽结构的备方法包括以下步骤:提供一基板,在基板上贴装多个电子元器件,并形成包裹多个电子元器件的第一塑封层,每个电子元器件包括至少一个元器件和一个信号发射接收单元;在元器件对应的第一塑封层远离所述基板的表面上贴装屏蔽性金属层;形成包裹屏蔽性金属层的第二塑封层;形成导电层于每个电子元器件中的元器件和信号发射接收单元之间,导电层与基板相连,并与屏蔽性金属层的侧壁相连;对基板进行切割,并进行磁控溅射和研磨,以形成多个独立的共形屏蔽结构。本发明可以有效的解决产品进行磁控溅射作业后,信号发射接收单元对产品内部的元器件的电磁干扰问题。
  • 一种大功率芯片的三维封装结构与封装工艺-202310773342.6
  • 刘洋 - 苏州锐思佰氪科技有限公司
  • 2023-06-28 - 2023-10-10 - H01L23/552
  • 本发明涉及半导体的制造技术领域,且公开了一种大功率芯片的三维封装结构,包括倒装芯片、晶圆、基板,所述晶圆顶端粘连有衬底,所述倒装芯片封装在衬底内部,所述倒装芯片底端固定安装有导电柱体,所述导电柱体固定安装在晶圆顶端,所述衬底顶端固定安装有抗干扰层,所述抗干扰层顶端固定安装有耐腐蚀层,所述晶圆顶端固定安装有导电金属层,所述晶圆底端固定安装有钝化层,所述基板顶端固定安装有介质层,通过设置抗干扰层,可以大大提高芯片在封装后的抗干扰能力,从而可以保证大功率芯片的正常输出,通过设置耐腐蚀层,可以提高芯片的抗腐蚀能力,避免芯片受损,影响芯片的使用寿命。
  • 带有磁力分压环的功率器件-202321061249.4
  • 马志勇;廖奇泊;封国立 - 北京绿能芯创电子科技有限公司
  • 2023-05-05 - 2023-10-10 - H01L23/552
  • 本实用新型提供了一种带有磁力分压环的功率器件,包括:功率器件主单元,第一分压环单元以及第二分压环单元;所述第一分压环单元环绕设置在所述功率器件主单元四周,所述第二分压环单元设置在所述第一分压环单元的外围,且所述第二分压环单元沿顺时针或逆时针螺旋设置。本实用新型提供的半导体功率器件的结构通过改变分压环的基本形态,利用由分压环形成的螺旋向外导通的电子通路,增加传统分压环不具备的磁场性能,因其流动方向的顺向和逆向,从而在芯片的正面形成S级或N极的磁场,对芯片工作环境中部分不可避免的游离电子产生吸引、排斥或偏转的效果。
  • 射频模组及通信装置-202310777815.X
  • 李朋;吴洋洋;曹庭松 - 北京超材信息科技有限公司
  • 2023-06-28 - 2023-09-29 - H01L23/552
  • 本申请提供一种射频模组和通信装置,其中射频模组包括基板、壁体、多个电子器件和密封结构。基板具有第一表面和第二表面;壁体由金属形成,配置在基板的第一表面上,并将基板分隔为多个区域。多个电子器件分别安装于基板的第一表面的多个区域。密封结构包覆多个电子器件的侧面,并覆盖基板的第一表面的裸露部分。壁体的高度与密封结构的高度相等。通过以上涉及,实现了将电子器件之间采用金属壁体间隔开,避免多个电子器件自身产生噪声而相互干扰,提高射频模组性能。
  • 触控显示面板及其制备方法-202011451170.3
  • 张锋 - 武汉华星光电半导体显示技术有限公司
  • 2020-12-10 - 2023-09-26 - H01L23/552
  • 本申请提供一种触控显示面板及其制备方法,所述触控显示面板包括基板、薄膜晶体管层、发光器件层以及触控电极层;所述触控电极层和所述发光器件层位于所述薄膜晶体管层上,所述触控电极层与所述发光器件层间隔设置;其中,所述触控显示面板还包括一屏蔽层,所述屏蔽层设置于所述薄膜晶体管层与所述触控电极层之间。本申请通过在触控显示面板的薄膜晶体管层和触控电极层之间增加了一屏蔽层,起到屏蔽薄膜晶体管层工作中产生的噪声信号对触控电极层触控信号的干扰的作用,从而增强信噪比。
  • 具有金属屏蔽层的芯片封装-202223047412.X
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-11-16 - 2023-09-26 - H01L23/552
  • 本实用新型公开一种具有金属屏蔽层的芯片封装,其中该芯片封装包含一芯片、一重布线层及一金属屏蔽层;其中该芯片具有一第一表面及一第二表面,该芯片是由一晶圆上所分割下来形成;其中该重布线层是设在该芯片的至少一芯片保护层的一表面上,该重布线层具有至少一导接线路以与该芯片的至少一晶垫对应电性连接,且各导接线路具有至少一焊垫外露于该重布线层的一表面以对外电性连接;其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上,供用以防止该芯片及各导接线路受到来自外界的电磁或光的干扰,并以此增进该芯片封装的结构强度。
  • 光学传感器封装组件-202310049591.0
  • 李盛城;林文胜;萧朝阳;林智伟;席振华;侯岳宏 - 神煜电子股份有限公司
  • 2023-02-01 - 2023-09-22 - H01L23/552
  • 本发明提供一种光学传感器封装组件,该光学传感器封装组件包括:一基板;一发光单元及一感光结构,相邻设置于所述基板的表面上,其中所述感光结构包含一感光元件;一第一焊垫,设置于所述发光单元与所述感光结构之间的所述基板的表面上,通过一第一焊线与所述感光结构连接;以及一透明封装壳体,覆盖所述基板、所述发光单元、所述感光结构、所述第一焊垫及所述第一焊线,其中所述透明封装壳体具一沟槽介于所述发光单元与所述感光元件之间,所述沟槽朝所述基板方向延伸并以一不透光材料填满。本发明将布线设置于发光单元与感光元件之间的基板上,并将光遮挡件设置在封装壳体的凹槽中,缩小了封装的尺寸。
  • 封装结构及其形成方法-202310986722.8
  • 范荣;赵烈新;俞开源;郑磊 - 江苏长电科技股份有限公司
  • 2023-08-07 - 2023-09-22 - H01L23/552
  • 本发明提供一种封装结构及其形成方法,该封装结构包括:引线框架,包括基岛,基岛被绝缘隔离带划分为至少两个区域;空腔架,设置在引线框架上表面边缘区域,且空腔架与引线框架之间形成空腔,空腔架顶部具有与绝缘隔离带对应的镂空槽;电磁屏蔽盖,包括顶盖、侧盖及插片,顶盖覆盖空腔架顶部外表面的至少部分区域,侧盖的一端与顶盖连接且覆盖空腔架外侧表面的至少部分区域,插片的一端与顶盖连接且插片自镂空槽插入空腔并与绝缘隔离带连接,顶盖、侧盖及插片围合形成屏蔽罩,电磁屏蔽盖与引线框架的接地引脚电连接;至少一第一类芯片,设置在基岛上,且位于屏蔽罩内;至少一第二类芯片,设置在基岛上,且位于屏蔽罩外。
  • 封装结构及其形成方法-202311033856.4
  • 林耀剑;李曜;杨丹凤;吕磊 - 江苏长电科技股份有限公司
  • 2023-08-16 - 2023-09-22 - H01L23/552
  • 一种封装结构及其形成方法,形成方法包括:提供金属箔,包括相对的第一表面和第二表面;在金属箔的第一表面上形成第一表面金属凸块和第一互连金属线路;在多个第一表面金属凸块的顶部表面上相应的贴装多个被动器件;形成包覆被动器件、第一表面金属凸块、第一互连金属线路以及覆盖金属箔的第一表面的第一塑封层;刻蚀金属箔,形成与对应的第一表面金属凸块电连接的第二互连金属线路和键合焊盘;形成覆盖第二互连金属线路以及第一塑封层的底部表面的介电层,暴露出键合焊盘;提供第一芯片,功能面具有打线焊盘;将第一芯片的背面贴装在介电层的表面;形成将打线焊盘和键合焊盘电连接的金属引线。增加了封装的被动器件的数量并降低制造成本。
  • 基于多晶硅加热的双极器件及其电离辐射损伤修复方法-202310806759.8
  • 马武英;欧阳晓平;郭红霞;缑石龙;何宝平 - 西北核技术研究所
  • 2023-07-03 - 2023-09-19 - H01L23/552
  • 本发明涉及基于多晶硅加热的双极器件,包括钝化层、氧化层、Si衬底、多晶硅,层片状结构,多晶硅位于钝化层、氧化层之间。也涉及基于多晶硅加热的双极器件的制备方法,包括版图设计、仿真、流片、测试过程。还涉及基于多晶硅加热的双极器件电离辐射损伤修复方法,包括确定双极器件的电离辐射损伤阈值、双极器件的修复参数、双极器件的修复失效阈值、对多晶硅通电实施修复的步骤。本发明采用多晶硅加热辐射敏感区域,对电离辐射损伤进行修复,多晶硅不受辐射影响,加热面积小,热效率高,操作简便,成本低,有效地修复电离辐射损伤。
  • 半导体封装的制造方法-201810058502.8
  • 张秉得;金永奭 - 株式会社迪思科
  • 2018-01-22 - 2023-09-19 - H01L23/552
  • 提供半导体封装的制造方法,对于半导体封装有效地形成规定的膜厚的屏蔽层。该半导体封装(10)的制造方法利用密封剂对布线基板(11)上的半导体芯片(12)进行密封,准备按照围绕半导体芯片的安装部位的方式立设有立设围绕部(21)的布线基板,在该立设围绕部(21)中埋设有侧面屏蔽层(17),在布线基板上在立设围绕部的内侧安装半导体芯片,对立设围绕部的内侧提供密封树脂而形成密封基板(15),沿着分割预定线对密封基板进行分割而单片化成各个半导体封装(10),在半导体封装上形成隔断电磁波的上表面屏蔽层(18)。
  • 半导体封装件及用于安装半导体封装件的板-201910186533.6
  • 林裁贤;金哲奎;郑景文;金汉;徐允锡 - 三星电子株式会社
  • 2019-03-12 - 2023-09-12 - H01L23/552
  • 本公开提供一种半导体封装件及用于安装半导体封装件的板,所述半导体封装件包括:半导体芯片,具有有效表面和无效表面,所述有效表面上设置有连接焊盘,并且所述无效表面与所述有效表面相对;包封剂,设置为覆盖所述半导体芯片的至少部分;以及连接构件,包括重新分布层。所述重新分布层包括:多个第一焊盘;多个第二焊盘,围绕所述多个第一焊盘;以及多个第三焊盘,围绕所述多个第二焊盘。所述多个第二焊盘中的每个和所述多个第三焊盘中的每个具有与所述多个第一焊盘中的每个的形状不同的形状。所述多个第二焊盘之间的间隙和所述多个第三焊盘之间的间隙彼此交错。
  • 一种电磁屏蔽结构、制备方法及电子设备-202310564902.7
  • 刘立筠;刘二微;白云芳 - 唯捷创芯(天津)电子技术股份有限公司
  • 2023-05-18 - 2023-09-08 - H01L23/552
  • 本发明公开了一种电磁屏蔽结构、制备方法及电子设备。该电磁屏蔽结构包括:基板,所述基板上安装有电子器件;金属垫,形成于所述基板之上,位于所述电子器件外周;塑封层,覆盖所述电子器件且塑封于所述基板上;屏蔽层,覆盖所述塑封层;屏蔽线,底部通过所述金属垫连接于所述基板,顶部穿过所述塑封层连接所述屏蔽层。本发明通过预先在基板上设置金属垫后再设置屏蔽线,解决了屏蔽线对基板表面处理的特殊要求,并且拓展了基板的表面处理方式。此外,金属垫的印刷高度可调,可通过控制金属垫的印刷高度来控制屏蔽线的打线高度,降低封装冲线风险。
  • 一种带有电磁屏蔽的芯片封装结构及其制作方法-202310499877.9
  • 张琴 - 中山思睿科技有限公司
  • 2023-05-05 - 2023-09-05 - H01L23/552
  • 本发明公开了一种带有电磁屏蔽的芯片封装结构及其制作方法,涉及芯片封装结构加工技术领域,具体包括框架,所述框架的顶部焊接有芯片和元器件,所述芯片和元器件外设置有屏蔽盖,所述屏蔽盖内填充有环氧塑封材料,环氧塑封材料形成封装层,所述封装层表面设置有覆膜层,所述覆膜层的表面设置有电线。本发明将带有应力分散结构的导线框架和和芯片背面及IO连接/焊接到一起,实现不同器件间的电磁屏蔽。然后在芯片表面通过印刷金属胶水的方式制作天线,并实现与芯片内部IO的连接。最终实现带电磁屏蔽的AiP结构制作。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top