[发明专利]一种基于FPGA的电力系统开入变位处理方法在审
| 申请号： | 201811311195.6 | 申请日： | 2018-11-05 |
| 公开（公告）号： | CN109410358A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 李冰;滕兆宏;张亮;曹敏;赵胜;王星维 | 申请（专利权）人： | 积成电子股份有限公司 |
| 主分类号： | G07C1/10 | 分类号： | G07C1/10;G06Q50/06 |
| 代理公司： | 济南舜源专利事务所有限公司 37205 | 代理人： | 苗峻;孟繁修 |
| 地址： | 250100 *** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA的电力系统开入变位处理方法，FPGA包括有对时模块，状态读取模块，状态比较模块，定时模块，连续确认模块，事件生成模块。首先获得准确的时间、当前开入状态信息；然后设置去抖时间Td和确认时间Tc去除开入干扰，准确分辨开入变位，在去抖时间和确认时间内不生成变位事件，在确认时间结束后，对稳定变位的开入生成开入变位事件，这样既提高了开入变位的分辨率，又保证了时标的准确性。利用FPGA并行处理特点，本发明可以方便地实现多路开入变位的同时处理，并且保证处理性能不随开入路数的变化而改变。 | ||
| 搜索关键词： | 变位 电力系统 事件生成模块 状态读取模块 并行处理 处理性能 定时模块 对时模块 确认模块 时间结束 状态比较 分辨率 多路 路数 分辨 保证 | ||
【主权项】：
1.一种基于FPGA的电力系统开入变位处理方法，其特征在于，包括以下步骤：步骤1、获得准确的时间；步骤2、获取当前开入状态信息；步骤3、判断当前开入状态是否和上一次一致，如果是、则返回步骤1，如果否、则执行步骤4；步骤4、记录开入状态变化时间t1、当前开入状态值v1、上一次开入状态值v0；步骤5、设置去抖时间Td，如果开入状态值在t2＝t1+Td时恢复为v0，则认为是信号干扰，不是正常开入变位，返回步骤1；如果开入状态值在t2＝t1+Td时仍为v1，则执行步骤6；步骤6、设置确认时间Tc，连续反复确认开入状态到时间t3＝t2+Tc，如果开入状态值恢复为v0，则认为是信号干扰，不是开入稳定变位，返回步骤1；如果开入状态值一直保持v1，则认为开入发生稳定变位，生成开入变位事件，返回步骤1。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于积成电子股份有限公司，未经积成电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811311195.6/，转载请声明来源钻瓜专利网。
