[发明专利]用于存储设备的状态相关的感测电路和预充电操作有效
| 申请号： | 201811171443.1 | 申请日： | 2018-09-30 |
| 公开（公告）号： | CN109599140B | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | T-Y.曾;A.阿玛纳思 | 申请（专利权）人： | 桑迪士克科技有限责任公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C11/40 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明题为“用于存储设备的状态相关的感测电路和预充电操作”。本发明公开了一种电路，所述电路包括被配置为连接到所选择的位线的所选择的感测电路，以及被配置为在感测操作期间连接到未选择的位线的未选择的感测电路。所选择的感测电路和未选择的感测电路被配置为在所述感测操作期间执行状态相关的预充电操作。具体地讲，所选择的感测电路可以启用相应的预充电电路路径，所述预充电电路路径向所选择的感测电路中的相应感测节点供应预充电供电电压。另外，未选择的感测电路可以禁用相应的预充电电路路径，以防止将所述预充电供电电压供应给未选择的感测电路中的相应感测节点。感测电路控制器可以控制锁存器以控制所述预充电电路路径的启用和禁用。 | ||
| 搜索关键词： | 用于 存储 设备 状态 相关 电路 充电 操作 | ||
【主权项】：
1.一种电路，包括：感测电路，所述感测电路耦合到位线，所述感测电路包括：预充电电路路径，所述预充电电路路径被配置为在感测操作期间利用处于预充电电平的电压对感测节点预充电；和锁存电路，所述锁存电路被配置为：响应于所述位线包括所选择的位线，启用所述预充电电路路径以利用处于所述预充电电平的所述电压对所述感测节点预充电；并且响应于所述位线包括未选择的位线，禁用所述预充电电路路径以防止所述预充电电路路径利用处于所述预充电电平的所述电压对所述感测节点预充电。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811171443.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种矩阵显式转置消除静态随机存储器及方法-202311033097.1
- 沈立;张敦博;贾朝阳;陈湜;焦晨阳;王瑞丰;刘京雨;王若曦;高振宇 - 中国人民解放军国防科技大学
- 2023-08-16 - 2023-10-24 - G11C11/413
- 本发明公开了一种矩阵显式转置消除静态随机存储器及方法，该存储器包括：交错矩阵存储单元、译码单元和平移单元；交错矩阵存储单元，与译码单元和平移单元连接，用于存储交错矩阵数据；译码单元，用于对外部输入的定制访存指令进行处理，得到操作码、平移量和交错矩阵存储单元的交错访问地址组；平移单元，用于对外部输入的原始矩阵矢量或交错矩阵存储单元输出的交错矩阵矢量进行循环移位操作，得到移位输出矢量；可见，本发明可避免显式矩阵转置操作，有效降低平均内存访问延迟，实现更高的性能以及更低的功耗，简化编程难度，提高通用性，且可支持大规模矩阵。
- 一种激活预充电反馈电路和存储器-202311177197.1
- 俞剑;亚历山大 - 浙江力积存储科技有限公司
- 2023-09-13 - 2023-10-20 - G11C11/413
- 本公开的实施例提供一种激活预充电反馈电路和存储器，激活反馈模块，接收激活触发信号和激活库地址，根据激活触发信号和激活库地址，生成库激活反馈信号；预充电反馈模块，接收预充电触发信号和与预充电触发信号对应的预充电库地址，根据预充电触发信号和预充电库地址，生成库预充电反馈信号；信号产生模块，接收库激活反馈信号或库预充电反馈信号，在接收到库激活反馈信号和与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块，以及，在接收到库预充电反馈信号和与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块。
- 半导体器件及其制造方法和参数优化方法-202310880691.8
- 请求不公布姓名 - 全芯智造技术有限公司
- 2023-07-18 - 2023-10-20 - G11C11/413
- 本公开涉及半导体器件及其制造方法和参数优化方法。半导体器件包括双端口静态随机存储器DP‑SRAM阵列，DP‑SRAM阵列具有多个DP‑SRAM单元，每个DP‑SRAM单元包括：第一反相器和第二反相器，其输入和输出交叉耦合以形成用于存储数据的第一存储节点和第二存储节点以及第一对传输晶体管和第二对传输晶体管。第一传输晶体管包括在第一存储节点侧的第一晕区，以及在第一位线对中对应于第一存储节点的位线侧的第二晕区，第一晕区的杂质注入浓度小于所述第二晕区的杂质注入浓度，并且所述第四传输晶体管包括在所述第二存储节点侧的第三晕区，以及在所述第二位线对中对应于所述第二存储节点的位线侧的第四晕区，所述第三晕区的杂质注入浓度小于所述第四晕区的杂质注入浓度。
- 半导体集成电路-202310317117.1
- 清水永吉 - 蓝碧石科技株式会社
- 2023-03-29 - 2023-10-17 - G11C11/413
- 本发明提供一种半导体集成电路，运行速度不同的多个控制部能够共用特定的功能部，从而能够降低芯片尺寸。采用下述半导体集成电路，其包括：第一控制部，包含在允许第一运行速度的第一区域中；第二控制部，包含在第二区域中，所述第二区域在节能模式下电源供给被阻断且要求比第一运行速度高速的运行；功能部，具有特定的功能；以及选择部，根据控制信号来选择第一路径以及第二路径中的其中任一者，所述第一路径连接第一控制部与功能部，所述第二路径连接第二控制部与功能部。
- 一种信号采样电路以及半导体存储器-202210292978.4
- 黄泽群 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C11/413
- 本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：信号输入电路，用于确定待处理指令信号和待处理片选信号；模式选择电路，用于根据模式选择信号确定目标模式时钟信号和目标模式片选信号；第一时钟处理电路，用于根据目标模式时钟信号对待处理片选信号和目标模式片选信号进行采样及逻辑运算处理，得到第一片选时钟信号；第二时钟处理电路，用于根据目标模式时钟信号对待处理片选信号和目标模式片选信号进行采样及逻辑运算处理，得到第二片选时钟信号；指令译码电路，用于确定目标指令信号。这样，信号采样电路能够在不同周期模式下正确区分不同指令，并进行准确译码，节省电路面积且降低功耗。
- 一种信号采样电路以及半导体存储器-202210291688.8
- 黄泽群 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C11/413
- 本公开实施例提供了一种信号采样电路以及半导体存储器，包括：输入采样电路，根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；逻辑运算电路，对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，根据第二片选信号和片选时钟信号对初始指令信号进行译码和采样，得到目标指令信号；合并输出电路，根据片选时钟偶信号和片选时钟奇信号对第二命令地址奇信号和第二命令地址偶信号进行采样，得到第一目标地址信号；根据片选时钟奇信号和片选时钟偶信号对第二命令地址奇信号和第二命令地址偶信号进行采样，得到第二目标地址信号。本公开实施例能够改善信号时序偏差。
- 双轨SRAM电路及SRAM存储器-202011472173.5
- 曾健忠 - 深圳天狼芯半导体有限公司
- 2020-12-15 - 2023-09-22 - G11C11/413
- 一种双轨SRAM电路及SRAM存储器，通过控制电路输出第一控制信号；第一电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为第一供电电压；第二电压转换电路当接收输入电压时，根据第一控制信号将输入电压转换为标称电压；标称电压为双轨SRAM电路的额定电压；SRAM外围电路根据第一供电电压上电工作；SRAM存储阵列根据标称电压上电工作；其中，第一供电电压小于等于标称电压；故减小了双轨SRAM电路的功耗。
- 可编程逻辑电路、动态改写可编程逻辑电路的方法和装置-202310705515.0
- 孙京航;胜满德;福岛庆多 - 长沙市东方芯科技有限责任公司
- 2023-06-14 - 2023-09-12 - G11C11/413
- 本发明公开了一种可编程逻辑电路、动态改写可编程逻辑电路的方法和装置，属于数字逻辑电路领域；用双端口SRAM替换门电路，当替换后，在时序验证时，由于双端口SRAM内部不存在计算过程，因此只要接收到输入就能输出，大大降低了时序验证时间。此外，双端口SRAM中不存在半导体和金属配线，因此不会额外消耗电流，降低了电流成本。同时，双端口SRAM第一端口可以读取真值表，保证可编程逻辑电路功能的正常执行，而第二端口可以写入新的真值表，这样实现在执行功能的同时改变可编程逻辑电路内部逻辑，实现运行时更改可编程逻辑电路的功能，大大提高了可编程逻辑电路的效率。
- 记忆体装置及其写入电路-202320465585.9
- 池育德;邹宗成;吴俊谕;洪哲民 - 台湾积体电路制造股份有限公司
- 2023-03-13 - 2023-09-08 - G11C11/413
- 一种记忆体装置包括：包含主记忆体单元的主阵列；包含冗余记忆体单元的冗余阵列；及写入电路。写入电路包含一或多个写入驱动器，其包含电流镜电路及比较器。电流镜电路耦合在主阵列、冗余阵列与电源之间。比较器的输出与电流镜电路的第一端耦合。比较器的输入与电流镜电路的第二端耦合。
- 存储地址传输电路、方法、装置、存储介质及电子设备-202310991055.2
- 杨子庆 - 苏州浪潮智能科技有限公司
- 2023-08-08 - 2023-09-05 - G11C11/413
- 本申请实施例提供了一种存储地址传输电路、方法、装置、存储介质及电子设备，其中，该存储地址传输电路包括：N个存储使能链路，N个存储使能链路的N个输入端用于与地址译码器的N个存储使能端连接，地址译码器还具有地址输入端，地址输入端用于接收存储地址；每个存储使能链路用于将N个存储使能端中的一个存储使能端连接至存储模块所包括的M个存储单元中的一个目标存储单元上，目标存储单元是处于正常工作状态的存储单元，N个存储使能链路是在存储模块的内建自我测试阶段形成的，N和M均为大于1的正整数，N小于M。通过本申请，解决了存储地址的传输效率较低的问题，进而达到了提高了存储地址的传输效率的效果。
- 一种基于7T分裂式字线的多比特全数字存内计算单元-202310535080.X
- 乔树山;曹景楠;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-05-12 - 2023-09-05 - G11C11/413
- 本发明公开了一种基于7T分裂式字线的多比特全数字存内计算单元，属于存内计算领域。该单元中每个SRAM单元包括两个反相器和三个N型晶体管，两个反相器交叉耦合，三个N型晶体管与两个反相器相连且分别连接在位线BL、位线BLB上以及从Q端连接在位线RBL上，连接在位线BL和位线BLB上的两个N型晶体管的栅极分别通过WL和SP/SN相与进行控制，从Q端连接在位线RBL上的N型晶体管通过SP、SN或非后和WL相与进行控制；与门阵列包括多个与门，多个与门的输入一端为IN信号，输入另一端连接位线RBL或位线BL或位线BLB；加法电路的输入和与门阵列的输出相连。本发明提高了计算吞吐率。
- 用于动态辅助控制的系统级硬件机制-202210987493.7
- A·S·孙达拉拉让;N·库尔什雷斯塔;K·Y·李;B·史密斯;M·V·斯瓦纳;R·威;K·怀尔德 - 辉达公司
- 2022-08-17 - 2023-09-01 - G11C11/413
- 本发明涉及用于动态辅助控制的系统级硬件机制。各种实施例包括动态调整存储器设备性能特征(例如动态辅助控制、动态加速模式等)的计算机存储器系统，以提高存储器系统中存储器设备的性能。存储器系统基于相对于阈值电压的工作电压而启用或禁用存储器设备性能特征。如果工作电压在一个方向上超过阈值电压，则存储器设备系统启用存储器设备性能特征。如果工作电压在另一方向上超过阈值电压，则存储器系统禁用存储器设备性能特征。各种技术使得即使对于可能包括数以万计的采用存储器设备性能特征的设备的复杂集成电路也能够采用存储器设备性能特征。
- 一种低休眠功耗的eMMC闪存控制器及其方法-202310511325.5
- 刘斌;赖鼐;龚晖 - 珠海妙存科技有限公司
- 2023-05-08 - 2023-08-29 - G11C11/413
- 本发明提供一种低休眠功耗的eMMC闪存控制器及其方法，其包括第一LDO电路、第二LDO电路、接口电路、硬件自检测电路、掉电电路以及SRAM电路，第一LDO电路用于向SRAM电路和接口电路提供电源，接口电路与接口总线CMD连接，第二LDO电路用于向掉电电路提供电源，当eMMC闪存控制器进入被动休眠模式后，第一LDO电路以预设供电模式向SRAM电路和接口电路提供电源，第二LDO电路关闭，掉电电路处于断电状态；硬件自检测电路用于检测接口总线CMD的唤醒指令，并根据检测到的唤醒指令向第一LDO电路发送CMD检测信号。应用本发明能够解决休眠功耗高，存在泄漏功耗，响应指令慢的问题，从而达到降低休眠功耗，去除泄漏功耗影响，提升电源可靠性以及保障主、从设备通信的稳定性等目的。
- 用于传送信号以操作静态随机存取存储器的架构-202310644141.6
- D·W·纳尔逊;E·A·卡尔 - 太浩研究有限公司
- 2015-09-25 - 2023-08-29 - G11C11/413
- 用于在半导体衬底的前侧与一个或多个晶体管交换信号的技术和机制。在实施例中，集成电路包括诸如静态随机存取存储器(SRAM)单元的单元，该单元包括以各种方式设置在衬底的第一侧中或衬底的第一侧上的晶体管结构。在制造这种晶体管结构之后，衬底材料可以被减薄以暴露与第一侧相对的衬底的第二侧。第一互连和第二互连各自被耦合以交换信号或电压。在另一实施例中，第一互连和第二互连的相应部分在衬底的相对侧上延伸，其中，第一侧和第二侧各自在这些互连部分之间延伸。由于低互连电阻，将互连结构定位在衬底的相对侧上允许性能改进。
- 存储器装置及其数据初始化方法-202310147571.7
- 金智雄;张文稩;金润焕;玄明焕 - 三星电子株式会社
- 2023-02-22 - 2023-08-25 - G11C11/413
- 提供一种存储器装置和存储器装置的数据初始化方法。存储器装置包括接收一个或多个正常地址和一个或多个控制地址的行解码器，以及经由多条字线连接到行解码器的存储器单元阵列。在正常操作中，响应于接收到一个或多个正常地址，启用多条字线中的任何一条字线。在初始化操作中，响应于接收到一个或多个正常地址和一个或多个控制地址，启用多条字线中的至少两条字线。初始化存储器单元阵列的连接到被使能的至少两条字线的存储器单元的数据。
- 非易失性静态随机存取存储器-202210176448.3
- 王子嵩 - 力晶积成电子制造股份有限公司
- 2022-02-25 - 2023-08-22 - G11C11/413
- 本发明提出了一种非易失性静态随机存取存储器，包含一第一通过栅晶体管、一第二通过栅晶体管、一第一上拉晶体管、一第二上拉晶体管、一第一下拉晶体管以及一第二下拉晶体管，共同构成了两个交叉耦合的反相器与存储节点，其中第一存储节点与第一上拉晶体管以及第一下拉晶体管之间设有可变电阻式存储器，第二存储节点与第二上拉晶体管以及第二下拉晶体管之间设有可变电阻式存储器。
- 一种电路结构-201811518666.0
- 刘雯;何宏瑾 - 上海华力集成电路制造有限公司
- 2018-12-12 - 2023-08-18 - G11C11/413
- 本发明公开了一种电路结构。上述电路结构包括：冗余存储模块，用以响应于测试字线电压的驱动，模拟存储单元的读操作；判断模块，与冗余存储模块的内部节点相连，用以响应于读操作，判断测试字线电压是否使冗余存储模块的内部节点在读操作时发生偏转，响应于发生偏转，冗余存储模块以调整的测试字线电压模拟读操作，直至判断模块判断内部节点在读操作中不发生偏转；以及统计模块，用以统计并输出偏转次数，偏转次数被用于结合每次的测试字线电压调整量来表征临界字线电压。根据本发明所提供的电路结构，能够有效判断存储单元是否需要降低字线电压驱动，并且获得使存储单元工作在最佳状态的临界字线降低电压。
- 用于字线延迟联锁电路的器件、系统和生成时钟脉宽信号的方法-202310412432.2
- 阿图尔·卡多奇;谢尔吉·罗曼诺夫斯基 - 台湾积体电路制造股份有限公司
- 2023-04-18 - 2023-08-11 - G11C11/413
- 本发明的实施例描述了用于字线延迟联锁电路的系统和器件。器件包括第一逻辑门、联锁电路和延迟电路。第一逻辑门被配置为接收复位信号。联锁电路与第一逻辑门的输出端连接，并被配置为产生第一信号并且选择性地操作第一逻辑门。延时电路连接至联锁电路的输出端，并且被配置为从联锁电路接收第一信号且延迟第一信号以产生反馈给联锁电路的时钟脉宽信号。响应于复位信号改变逻辑状态，第一逻辑门的选择性操作防止复位信号的变化边沿被传送到延迟电路。本发明的实施例还公开了一种生成时钟脉宽信号的方法。
- 一种基于近似计算的高能效SRAM存内计算电路和方法-202210085604.5
- 孙亚男;李智;何卫锋;毛志刚 - 上海交通大学
- 2022-01-25 - 2023-08-04 - G11C11/413
- 本发明提供一种基于近似计算的高能效SRAM存内计算电路，包括：SRAM存内计算阵列，其包括多个排成阵列的SRAM单元，每个SRAM单元内部集成若干数量可调的两输入NOR门；在SRAM存内计算阵列内，能够在一个周期内完成多比特乘法计算需要的全部部分积；近似乘法器，若干个排成一行的SRAM单元配备一个近似乘法器；近存加法器，所有行的近似乘法器的输出作为近存加法树电路的输入；全部部分积经过近似乘法器和近存加法器，输出乘累加结果。本发明以神经网络具有容错性特点为基础，通过融合近似计算与存内计算，设计精度可配置的近似存内乘法器电路，有效降低乘法器内部的电路复杂度，在满足神经网络精度需求的同时，实现性能、能效和集成度的大幅提升。
- 一种基于SRAM单元的全数字域存内近似计算电路-202210087572.2
- 孙亚男;汪登峰;何卫锋;毛志刚 - 上海交通大学
- 2022-01-25 - 2023-08-04 - G11C11/413
- 本发明提供一种基于SRAM的全数字域存内近似计算电路，包括存算子阵列，所述存算子阵列，包括：SRAM存算电路，所述存算电路包括2
- 一种八管双端口静态随机存取存储器及其制备方法-202010450665.8
- 陈品翰;王钰林;慎邦威 - 上海华力集成电路制造有限公司
- 2020-05-25 - 2023-07-18 - G11C11/413
- 本发明涉及一种八管双端口静态随机存取存储器及其制备方法，以及一种计算机可读存储介质。该存储器包括第一门管、第二门管、第三门管及第四门管。所述第二门管的导通阻抗小于所述第一门管的导通阻抗，以使从所述第一组读写双向端口的第一读写端口流入的第一读取电流与从所述第一组读写双向端口的第二读写端口流入的第二读取电流相等。所述第四门管的导通阻抗小于所述第三门管的导通阻抗，以使从所述第二组读写双向端口的第一读写端口流入的第三读取电流与从所述第二组读写双向端口的第二读写端口流入的第四读取电流相等。本发明能够有效地提升速度偏慢的读写端口的读取速度。
- 存内计算装置、神经网络加速器、电子设备-202211599037.1
- 李学清;尹国栋;陈仲豪;杜禧瑞;王宸;曾令安;刘勇攀;杨华中 - 清华大学
- 2022-12-12 - 2023-07-14 - G11C11/413
- 本公开涉及一种存内计算装置、神经网络加速器、电子设备，所述存内计算装置包括：多个只读存储器件、多个电流源及控制模块，其中，每个只读存储器件的存储端均连接于相应的电流源的一端，电流源的另一端用于接收预设电压，以实现数据存储；每个只读存储器件的控制端与相应的控制字线连接，用于接收待计算数据；每个只读存储器件的输出端用于通过计算位线输出结果数据；所述控制模块，用于通过所述控制字线选择相应的只读存储器件进行操作，以输出所述结果数据。本公开实施例利用只读存储器件实现存内计算装置，充分利用只读存储器的高密度特性，提高存内计算的面积效率，进而减少乃至消除因内存访问而导致的不必要能量开销。
- SRAM存储单元、SRAM存储器及电路芯片-202310340227.X
- 周戬 - 苏州宽温电子科技有限公司
- 2023-03-31 - 2023-07-07 - G11C11/413
- 本发明涉及一种SRAM存储单元、SRAM存储器及电路芯片；其包括两组位线、数据锁存器、两组传输管和读写控制端；所述数据锁存器包括交叉耦合的第一反相器和第二反相器，所述读写控制端连接所述第一反相器和所述第二反相器，用于控制所述第一存储节点Q接通电源，控制所述第二存储节点QB接地；或者控制所述第一存储节点Q接地，控制所述第二存储节点QB接通电源；所述数据锁存器的对称结构中的一侧形成上拉电路，其对侧形成下拉电路；本发明具有极高的读写稳定性和读写能力，其对称结构利于版图设计和后端电路布置，空间利用率高，无需考虑晶体管的具体性能，读操作下两组位线始终存在电压差，对锁存灵敏放大器的功能要求更低。
- 近阈值超低漏电的锁存型存储器单元及其读写控制电路-202110234522.8
- 单伟伟;王涛 - 东南大学
- 2021-03-03 - 2023-07-07 - G11C11/413
- 本发明公开了近阈值超低漏电的锁存型存储器单元及其读写控制电路，包括：译码器、控制电路、存储阵列、输入驱动电路和输出锁存电路。译码器将输入的地址信号翻译成仅有一位为高电平的独热码；控制电路根据读写使能信号、系统时钟信号以及译码器输出的独热码，产生存储阵列的读写控制信号；存储阵列由三态Latch构成，用于存储数据；输入驱动电路用于对输入数据进行延时和驱动，避免因时钟偏斜、写使能控制电路时延原因造成的数据重叠写入问题；输出锁存电路根据读使能信号和系统时钟信号，将存储阵列的输出进行锁存。相比于一般的标准单元存储器或标准6管SRAM，本发明的锁存型存储器单元及其读写控制电路能够显著降低功耗。
- 一种自适应辅助强度电路-202110545849.7
- 贾嵩;张瀚尊;张捷;王源 - 北京大学
- 2021-05-19 - 2023-07-04 - G11C11/413
- 本发明提供一种自适应辅助强度电路，包括：电平转换器和典型辅助电路；所述电平转换器，用于接收基准电压和静态随机存储器的供电电压，输出辅助电压；所述辅助电路，用于接收所述辅助电压，输出位线电压；所述位线电压作用于静态随机存储器的位线单元。本发明提供的自适应辅助强度电路，通过电平转换器改变辅助电路中的反相器的供电电压，以实现在SRAM工作在不同工作电压下可以输出不同的辅助强度，达到改变辅助强度的目标，提高SRAM在较低工作电压下的稳定性，以及降低SRAM的门管所承受的最大电压，同时大幅降低SRAM在高工作电压下的功耗，使SRAM可以稳定工作在一个较宽泛的工作电压范围，进而提高SRAM的使用寿命。
- 存储器自适应写入辅助电路控制方法、装置和存储器-202310393205.X
- 汪瑛 - 深圳亘存科技有限责任公司
- 2023-04-13 - 2023-06-30 - G11C11/413
- 本发明涉及存储器技术领域，提供了一种存储器自适应写入辅助电路控制方法、装置和存储器，其中方法包括：在存储器上电阶段完成时，存储器启动后，正常工作前，获取存储器的电源电压；根据所述存储器的电源电压，判断所述存储器的电压状态；根据所述存储器的电压状态，控制写入辅助电路对应的功能状态，以使得存储器正常进行写操作，并锁定所述写入辅助电路的功能状态。本发明通过在上电阶段完成时，存储器启动后，正常工作前，根据电源电压控制写入辅助电路对应的功能状态，使得存储器正常进行写操作，克服了存储器因电源电压低造成写入失败的缺陷。
- 一种单比特存内计算装置-202310285114.4
- 乔树山;黄茂森;游恒;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2023-03-22 - 2023-06-23 - G11C11/413
- 本发明涉及一种单比特存内计算装置。该装置中第一阵列模块和第二阵列模块均包括：4个SRAM存储单元阵列、4个ADC模块及1个加法器模块；SRAM存储单元阵列为64行乘以32列；每个SRAM存储单元阵列与一个ADC模块连接；ADC模块将对应的SRAM存储单元阵列中每列64行的计算结果进行量化；4个ADC模块均与加法器模块连接；加法器模块将4个ADC模块的量化结果进行加和；字线WLL_L和字线WLR_L驱动第一阵列模块的每一列SRAM存储单元阵列；字线WLL_R和字线WLR_R驱动第二阵列模块的每一列SRAM存储单元阵列。本发明能够提高单比特存内计算读出精度。
- 一种用于嵌入式操作系统的实时数据缓存方法及系统-202310052150.6
- 沈浩翔;杨涛;陈鑫 - 南京长亚轨道交通科技有限公司
- 2023-02-02 - 2023-06-23 - G11C11/413
- 本发明公开了一种用于嵌入式操作系统的实时数据缓存方法及系统，通过从控MCU实时接收通过AD模块转换的数字信号，并缓存至其中一个SRAM内，空间缓存满后，从控MCU将发出SRAM切换信号，将现缓存的SRAM切换到另一个SRAM，同时从控MCU将给主控MCU发送切换中断信号，主控MCU收到切换中断信号后迅速读取空间缓存满的SRAM中的所有数据。待另一个SRAM写满后，从控MCU再次发出SRAM切换信号，切换待缓存的SRAM，并再次发送切换中断信号至主控MCU，由主控MCU读取空间缓存满后的SRAM内的数据。如此反复，实现了嵌入式操作系统对实时数据的处理功能，具备低成本、大容量、高速度的特点优势。
- 基于列数据分割的低功耗可重构SRAM结构及数据存取方法-201910649227.1
- 许晗;乔飞;李子儒;杨华中 - 清华大学
- 2019-07-18 - 2023-06-20 - G11C11/413
- 本发明提供一种基于列数据分割的低功耗可重构SRAM结构及数据存取方法，所述数据存取方法包括：提取每一个数据段的数据特征，并根据每一个数据段的数据特征配置对应的标志位，其中，数据存储阵列中的每一列数据被划分为多段形成多个数据段；根据每一个数据段的标志位，配置每一个数据段的工作模式；按照对应的工作模式从数据存储阵列中读取数据。本发明在不改变数据存储阵列每列数据中数据单元数量的条件下，对数据进行更细粒度的特征统计，将一列中的数据划分为多个段，对每一数据段进行数据特征的读取，并且分别配置每个段的工作模式，按照对应的工作模式读取数据，降低了整个数据存储阵列中数据读取的功耗。
- 低功耗视频应用中的新型SRAM架构电路-202111468282.4
- 谢峰;毛凌锋 - 浙江甬聚电子科技有限公司
- 2021-12-03 - 2023-06-06 - G11C11/413
- 本发明涉及低功耗视频应用中的新型SRAM架构电路，在进行读操作时，两条位线BL和BR最初都浮空在高电平上，不失一般性，可以假设Q最初为0而QB最初为1，QB和BR都应当保持为1，当字线WL电压上升时，BL应当通过驱动管ML1和存取管ML3被下拉至GND，在BL被下拉的同时，节点Q却趋于上升，因为虽然ML1使Q保持在低电平GND，但从ML3流入的电流却使Q升高，因此，驱动管ML1必须比存取管ML3强，在本设计中采取将字线BL、BR和位线WL连接到低于单元电源的电压来获得更好的静态噪声裕度SNM。该低功耗视频应用中的新型SRAM架构电路，通过所提出的6TSRAM架构使用三个电源电压，通过研究像素数据的特性，采用此技术，来提高读写模式下的静态噪声限度。
- 专利分类
