[发明专利]存储单元的阈值调整方法、装置、存储设备和存储介质有效

专利信息
申请号: 201811089387.7 申请日: 2018-09-18
公开(公告)号: CN110910939B 公开(公告)日: 2022-05-31
发明(设计)人: 张赛;苏如伟;付永庆 申请(专利权)人: 北京兆易创新科技股份有限公司
主分类号: G11C16/34 分类号: G11C16/34;G11C16/14
代理公司: 北京品源专利代理有限公司 11332 代理人: 孟金喆
地址: 100083 北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例公开了一种存储单元的阈值调整方法、装置、存储设备和存储介质。所述方法包括:如在执行擦除操作的过程中异常断电,则在异常断电后第一次上电时,从设定存储区域获取擦除操作对应的擦除地址数据,设定存储区域用于在每一次擦除操作执行前存储本次擦除操作对应的擦除地址数据;对擦除地址数据对应的存储单元进行软编程操作,软编程操作对应的软编程成功检验阈值为0V。本发明实施例的技术方案解决了现有技术中为了提高擦除过程异常掉电后,再次上电时数据读取的准确度,导致数据存储成本大幅增加的技术缺陷,实现了在不增加硬件成本的同时,提高擦除过程异常掉电后,再次上电时数据读取的准确度,大大降低了数据存储的成本。
搜索关键词: 存储 单元 阈值 调整 方法 装置 设备 介质
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司,未经北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811089387.7/,转载请声明来源钻瓜专利网。

同类专利
  • 以提高的精度针对模拟CAM进行范围分段-202211273263.0
  • G·佩德雷蒂;J·穆恩;P·H·R·布鲁尔;C·格雷夫斯 - 慧与发展有限责任合伙企业
  • 2022-10-18 - 2023-10-27 - G11C16/34
  • 系统和方法提供了新的电路,该新的电路通过利用范围分段的概念来跨多个aCAM单元/子电路表示性地存储模拟电压范围(此处,该表示性地存储的模拟电压范围可以对应于字条目)从而提高aCAM精度。以这种方式,当前公开的技术的电路可以随着每个aCAM单元/子电路被添加到该电路而线性地提高精度(例如,可以用于存储字条目的可编程级别数和/或可以针对其搜索输入信号的可编程级别数)。因此,相比于传统的aCAM,当前公开的技术的电路可以用于执行更复杂的计算——并且因此可以用于更广范围的计算应用。
  • 一种使用PFLASH软件模拟EEPROM的数据存储方法-202110690762.9
  • 黄军;王翰超;王云;姜明军;孙艳;刘欢;沈永柏;江梓贤 - 力高(山东)新能源技术有限公司
  • 2021-06-22 - 2023-10-27 - G11C16/34
  • 本发明涉及一种使用PFLASH软件模拟EEPROM的数据存储方法,包括以下步骤:S1、构造基于PFLASH软件的数据结构,所述数据结构存储两个字节的参数、一个字节的序号、一个字节的CRC校验,将单片机存储数据处理得到第一数据;S2、设置基于PFLASH软件的,用于存储所述第一数据中参数的数据缓存列表、用于存储所述第一数据中参数的默认值的默认值列表;S3、单片机上电初始化,判断单片机是否是第一次上电以及是否从未存储过数据,若是,则将默认值列表内第一数据中参数的默认值存储至数据缓存列表中。本发明能够保证异常掉电尽量少的数据丢失,并且可以向上找到最新的数据,写存储换页时,有效利用了PFLASH的空间资源。
  • 一种多值化逻辑电路、相关电路的实现方法及装置和应用-202310984464.X
  • 孙京航;胜满德;福岛庆多 - 长沙市东方芯科技有限责任公司
  • 2023-08-07 - 2023-10-24 - G11C16/34
  • 本发明公开了一种多值化逻辑电路、相关电路的实现方法及装置和应用。该多值化逻辑电路包括:多电源及供电连接的多比特存储器;通过使用多电压的多比特存储器来保存多进制数字数据;所述多比特存储器使用多电源电路进行多比特化。本发明通过引入多值化逻辑电路和多比特存储器,不使用2个数值的二进制数据,而使用3进制、4进制、n进制的多值化运算,可以实现对多进制数据的处理能力提升。进一步可以实现以存储器为基础的可编程逻辑电路的多值化运算,提高处理能力和数据处理效率。另外,本发明提供一种使用多值化逻辑电路实现以存储器为基础的可编程逻辑电路在量子计算中的应用,不需要超低温环境,可以在常温下进行多值化运算。
  • 集成电路及存储器装置-202210807099.0
  • 杨尚辑;高晖曜 - 旺宏电子股份有限公司
  • 2022-07-08 - 2023-10-24 - G11C16/34
  • 本公开提供了一种集成电路和存储器装置。在本公开内容的一个方面,集成电路包含闩锁电路及补偿电路。闩锁电路包含相互耦接的闩锁器及感测晶体管。补偿电路耦接于感测晶体管。感测晶体管包含栅极端及连接端,栅极端耦接于感测节点,连接端则耦接于补偿电路。补偿电路用于提供控制电压至连接端,以补偿感测电压的阈值电压的变化。
  • 编程电压产生电路-202310943219.4
  • 杨光军 - 上海华虹宏力半导体制造有限公司
  • 2023-07-31 - 2023-10-20 - G11C16/34
  • 本发明公开了一种编程电压产生电路,包括:第一电压产生单元,第一输入端连接参考电压,第二输入端连接反馈电压,输出端输出编程电压;第一反馈电路的输入端连接编程电压,输出端输出反馈电压。检测电路,用于检测编程电压和存储单元的字线栅的第一阈值电压的第一差值并输出一个检测信号。第一反馈电路的控制端连接检查信号并根据检查信号调节反馈电压的大小并从而调节编程电压的大小并使第一差值的大小得到保持,使编程电压随第一阈值电压的漂移同步变化。本发明能在存储器中的各存储单元的字线栅的第一阈值电压发生较大的漂移时,也能保证编程电压比漂移后的第一阈值电压大,从而能极大的提高编程窗口。
  • 读写时延确定方法、装置、固态硬盘和存储介质-202310860184.8
  • 方华;李重贤;张磊 - 成都芯盛集成电路有限公司
  • 2023-07-13 - 2023-10-17 - G11C16/34
  • 本发明实施例提出一种读写时延确定方法、装置、固态硬盘和存储介质,固态硬盘响应数据读写请求,读写固态硬盘中的目标块,得到目标块对应的实际读写时延;获取目标块对应的目标纠正量和目标块当前擦写次数所属擦写次数区间对应的目标补偿量;根据目标块的实际读写时延、目标纠正量和目标补偿量,得到目标块的期望时延。本方案通过各个块读写时延差异和擦写次数产生的时延影响校正实际读写时延,使得每个块校正后的读写时延相对稳定,有效避免数据读写时延抖动,提升用户体验。
  • flash芯片的擦除方法、装置及flash芯片-202311145380.3
  • 李文菊 - 上海芯存天下电子科技有限公司
  • 2023-09-06 - 2023-10-13 - G11C16/34
  • 本申请公开了一种flash芯片的擦除方法、装置及flash芯片,属于半导体集成电路技术领域,其中所述擦除方法包括以下步骤:获取第一cycle次数和第二cycle次数,所述第一cycle次数为待擦除的使用区域的cycle次数,所述第二cycle次数为所述备用区域的cycle次数;若存在一所述第二cycle次数比所述第一cycle次数小的备用区域,则将该备用区域转换为待擦除的使用区域;对待擦除的使用区域进行擦除操作。本申请的擦除方法,能解决芯片中边角容量被浪费的问题,从而能有效利用边角容量以延长芯片的使用寿命。
  • 半导体存储装置及读取方法-202110294186.6
  • 妹尾真言 - 华邦电子股份有限公司
  • 2021-03-19 - 2023-10-13 - G11C16/34
  • 本发明提供了一种半导体存储装置及读取方法,该半导体存储装置包含:NAND型存储单元阵列,各区块中形成至少一个监视用NAND串列,用以监视编程及抹除循环频率;电流检测部,检测流经监视用NAND串列的电流;偏移电压决定部,根据检测到的电流决定各自附加在读取通过电压以及读取电压的第一以及第二偏移电压;读取电压生成部,生成附加第一偏移电压的读取通过电压以及附加第二偏移电压的读取电压。本发明通过检测用以监视编程与抹除的循环频率的监视用串列NAND的电流,以及根据检测电流在读取通过电压以及读取电压上附加偏移电压,可以补偿存储单元的阈值Vt移动或Gm的劣化,可以正确读取被记忆在存储单元的数据。
  • 3D NAND的智能刷新-202310804505.2
  • 哈里·坎南;罗伯特·李;毛育红 - 净睿存储股份有限公司
  • 2017-12-08 - 2023-10-03 - G11C16/34
  • 本申请涉及3D NAND的智能刷新。本申请提供了一种用于处理闪速存储器的区块以减少来自闪速存储器的原始比特差错的方法。该方法包括针对刷新操作识别闪速存储器的一个或多个区块并且将关于所识别的区块的信息写入到数据结构。该方法包括作为刷新操作根据该数据结构向所识别的区块发出后台读取。该方法可体现在计算机可读介质上。在一些实施例中,后台读取可基于响应于闪速存储器中的原始比特差错计数随着时间的增大的基于时间的刷新。
  • 非易失性存储装置、半导体装置以及电子设备-201810460914.4
  • 宫崎竹志 - 精工爱普生株式会社
  • 2018-05-15 - 2023-10-03 - G11C16/34
  • 本发明提供非易失性存储装置、半导体装置以及电子设备。该非易失性存储装置具有:多个第1参考单元,它们相互并联连接,处于擦除状态与程序状态之间的中间状态;第1电流镜电路,其在多个第1参考单元的选择状态下生成与在多个第1参考单元中流过的电流的合计值成比例的第1镜像电流;以及读出放大器,其在读出模式下,至少根据第1镜像电流生成参考电流,通过对在存储器单元中流过的电流与参考电流进行比较,读出存储器单元所存储的数据。
  • 获取最佳阈值电压的方法、装置及非易失性存储设备-202311077672.8
  • 张文刚;郭超 - 深圳大普微电子科技有限公司
  • 2023-08-25 - 2023-09-29 - G11C16/34
  • 本申请公开了一种获取最佳阈值电压的方法、装置、非易失性存储设备及存储介质,包括:获取目标扫描方式和目标扫描步长;基于目标扫描方式和目标扫描步长,通过至少一扫描电压分别对NAND闪存中的目标页进行读操作,并获取每一扫描电压对应的伴随式值;根据每一扫描电压对应的伴随式值,确定目标页对应的最佳阈值电压。如此,通过目标扫描方式和目标扫描步长所确定的至少一扫描电压分别对NAND闪存中的目标页进行读操作,再根据伴随式值选取目标页对应的最佳阈值电压,能够有效减少电压扫描范围和次数,从而提高获取最佳阈值电压的准确度和效率。
  • 存储器以及存储器的读取方法-202210260297.X
  • 何文乔 - 华邦电子股份有限公司
  • 2022-03-16 - 2023-09-26 - G11C16/34
  • 本发明提供一种存储器,包括选中存储单元区块以及第一感测放大装置。选中存储单元区块以及第一感测放大装置均耦接至第一共同位线。第一感测放大装置用以:在漏电流检测模式中,检测选中存储单元区块在第一共同位在线漏电流以产生漏电流信息;在读取数据模式中,根据漏电流信息以提供参考信号,通过比较第一共同位在线的读取信号以及参考信号来产生读出数据,其中漏电流检测模式发生在读取数据模式前。
  • 存储器设备及其操作方法-202211540724.6
  • 卓在日 - 爱思开海力士有限公司
  • 2022-12-02 - 2023-09-26 - G11C16/34
  • 本文提供了存储器设备及其操作方法。存储器设备可以包括:存储器块,其包括与多条字线耦合的多个存储器单元;外围电路,被配置为通过将读取电压施加到多条字线之中的被选择的字线以及将第一通过电压施加到目标字线来执行读取操作,其中目标字线在除了被选择的字线之外的未被选择的字线之中与被选择的字线相邻;以及控制逻辑,被配置为基于读取电压变化来降低读取电压,以及当读取电压降低时,基于通过电压变化来降低第一通过电压,其中通过电压变化小于读取电压变化。
  • 用于使用多单元存储单元组对非易失性存储器进行编程以提供保持差错的差错位置信息的方法和设备-201780059446.3
  • W.吴;J.B.卡恩;S.N.特里卡;Y.邹 - 英特尔公司
  • 2017-08-24 - 2023-09-26 - G11C16/34
  • 提供了一种用于使用多单元存储单元组对非易失性存储器进行编程以提供保持差错的差错位置信息的方法和设备。非易失性存储器中的每个存储单元利用阈值电压电平被编程,并且根据来自多个页的位来编程每个存储单元。存储器控制器将存储单元组织为存储单元组,其各自存储利用阈值电压电平所编程的信息的m个位。确定要用于存储单元组中的每个存储单元以利用定义多个有效状态之一的阈值电压电平在存储单元组中对所选择的k个位进行编程的一个阈值电压电平。对于任何2个有效状态中的存储单元组的存储单元的至少一个的阈值电压电平相差至少2个阈值电压电平。
  • 数据存储装置、防止读取干扰的操作方法及存储系统-201811350280.3
  • 姜玟求 - 爱思开海力士有限公司
  • 2018-11-14 - 2023-09-26 - G11C16/34
  • 本公开提供一种数据存储装置,该数据存储装置包括:存储单元,包括被划分成多个块的存储区域;缓冲存储器单元,临时存储从存储单元输出的数据/被输入到存储单元的数据;以及控制器,在主机装置的请求下将数据写入在存储单元中或从存储单元读取数据,并且当从存储单元读取了数据时,基于规定参数确定多个块中的每一个的干扰风险且控制在读取操作中不访问被确定为干扰风险块的块。
  • 一种存储器的擦除修复方法、系统、装置及存储介质-202310611207.1
  • 安友伟;逯钊琦 - 合肥博雅半导体有限公司
  • 2023-05-24 - 2023-09-22 - G11C16/34
  • 本发明公开了一种存储器的擦除修复方法、系统、装置及存储介质。该存储器包括记录存储区和非易失性存储区,非易失性存储区包括受干扰区域,记录存储区包括第一地址集,第一地址集用于表征经过对所述非易失性存储区进行多次擦除修复测试后得到的地址集,第一地址集还用于表征在使用期间,对存储器进行擦除操作后需要进行修复的存储单元对应的存储地址,该方法包括:将所述受干扰区域划分为若干小块区域;对所述存储器进行擦除操作后,检测并修复第一小块,修复所述第一地址集中记录的每个存储地址对应的存储单元;所述若干小块区域包括所述第一小块。该方法有利于减少修复时间,提高修复效率,可以广泛应用于半导体存储器技术领域。
  • 存储器装置-202310097230.3
  • 辛弦燮;郭东勋 - 爱思开海力士有限公司
  • 2023-02-08 - 2023-09-22 - G11C16/34
  • 一种存储器装置包括多个存储器单元,每个存储器单元被配置为根据其内所存储的数据而处于擦除状态或者多个编程状态之一。存储器装置还包括外围电路,外围电路被配置为在对多个存储器单元的编程操作中,对第一存储器单元执行第一编程电压施加操作,第一存储器单元要被编程到第一相应编程状态。外围电路还被配置为在第一编程电压施加操作之后,对第二存储器单元执行预编程电压施加操作,第二存储器单元要被编程到第二相应编程状态。
  • 三维闪存读电压优化方法、系统、电子设备和存储介质-202310707906.6
  • 吴佳;李礼;吴叶楠 - 上海威固信息技术股份有限公司
  • 2023-06-14 - 2023-09-22 - G11C16/34
  • 本发明提供一种三维闪存读电压优化方法、系统、电子设备和存储介质。所述方法包括:在目标数据写入之前的第一时刻,获取各个三维闪存单元在每种状态下的阈值电压均值;在目标数据写入之后的第二时刻,响应于目标数据读取指令,获取各个三维闪存单元在每个状态下的阈值电压均值,并根据默认读电压以及两个时刻下的各个三维闪存单元在每种状态下的阈值电压均值确定优化读电压。所述系统包括用于共同实现上述方法的功能模块。电子设备:处理器执行存储器中保存的计算机程序时实现所述方法。存储介质存储有当被处理器执行时实现所述方法的计算机程序。根据本发明,能够解决现有三维闪存数据读出方式因采用默认读电压而导致原始误码率高的问题。
  • 半导体存储器设备及其操作方法-202210799306.2
  • 崔亨进 - 爱思开海力士有限公司
  • 2022-07-08 - 2023-09-19 - G11C16/34
  • 本公开涉及一种半导体存储器设备及其操作方法。一种半导体存储器设备包括:页缓冲器电路、通过/失败确定电路和操作控制电路。页缓冲器电路可以包括感测锁存电路和数据锁存电路。通过/失败确定电路确定存储器单元的通过/失败。操作控制电路控制要对存储器单元执行的编程操作和编程验证操作。
  • 存储器装置及其编程操作方法-202210788604.1
  • 崔亨进 - 爱思开海力士有限公司
  • 2022-07-06 - 2023-09-19 - G11C16/34
  • 本申请涉及存储器装置及其编程操作方法。一种存储器装置包括:存储器单元阵列,其包括多个存储器单元;外围电路,其通过字线和位线联接到存储器单元阵列,并且适合于对联接到字线中的所选字线的存储器单元执行一个或更多个编程循环,各个编程循环包括编程电压施加操作和编程验证操作;以及编程控制电路,其适合于当执行的编程循环的次数大于参考次数时,控制外围电路减小在编程验证操作期间施加到位线的预充电电压的电平。
  • 闪存擦除方法-202210242827.8
  • 郑隆吉;郭盈杉;黄俊尧;郑如杰;庄育铮 - 华邦电子股份有限公司
  • 2022-03-11 - 2023-09-19 - G11C16/34
  • 本发明提供一种闪存的块擦除方法,块擦除方法是对闪存的块进行块擦除,块具有一预定块。闪存的块擦除方法包括:在进行块擦除时,对块内的字节逐一进行擦除验证;当字节没有通过擦除验证时,检查字节的擦除次数;当字节的擦除次数超过一预定门坎值时,以低于预定块大小的分割块进行块擦除,并且返回擦除验证阶段继续执行擦除验证;以及当字节的擦除次数没有超过预定值时,继续以预定块大小进行块擦除,并且返回擦除验证阶段继续执行擦除验证。
  • 存储装置及其操作方法-202210727660.4
  • 郭晓江 - 长江存储科技有限责任公司
  • 2022-06-22 - 2023-09-19 - G11C16/34
  • 在某些方面,一种存储装置包括耦合到同一字线并分别耦合到位线的存储单元、以及通过所述字线和所述位线耦合到所述存储单元的外围电路。所述存储单元中的每个存储单元处于状态中的一种状态中。所述外围电路被配置为确定第一组存储单元的第一数量和第二组存储单元的第二数量。所述第一组存储单元的阈值电压在第一电压与大于所述第一电压的第二电压之间。所述第二组存储单元的阈值电压在所述第二电压与大于所述第二电压的第三电压之间。所述外围电路还被配置为至少部分地基于所述第一数量和所述第二数量之间的比较来估计对应于所述状态中的第一状态的谷值电压。
  • 存储器近接干扰管理-202010499319.9
  • J·L·麦克维伊;S·E·布拉德绍;J·埃诺 - 美光科技公司
  • 2020-06-04 - 2023-09-19 - G11C16/34
  • 本申请案涉及存储器近接干扰管理。示范性方法、设备和系统包含管理存储器近接干扰的控制器。所述控制器响应于存取第二存储器位置而识别第一存储器位置,所述第一存储器位置存储第一值。所述控制器将第一干扰值更新第一量,所述第一干扰值表示通过存取靠近所述第一存储器位置的第一多个存储器位置对所述第一存储器位置中的所述第一值的累积干扰效应,所述第一多个存储器位置包含所述第二存储器位置。
  • 通过单元探测进行故障预测-201980005748.1
  • T·T·埃利亚什;A·舒尔金;J·Y·汤姆;E·莎伦 - 西部数据技术公司
  • 2019-02-06 - 2023-09-19 - G11C16/34
  • 公开用于通过单元探测进行故障预测的系统和方法。方法包含接收写入请求。所述方法还包含将预定数目的编程脉冲施加到闪存存储器装置的块内的多个存储器单元。所述方法还包含将验证脉冲施加到所述多个存储器单元中的每一相应存储器单元。所述方法还包含将所述多个存储器单元的编程状态存储到锁存器集合中。所述方法还包含基于所存储编程状态而确定所述块内的超出一或多个预定的预期范围的存储器单元的总数目。所述方法还包含在存储器单元的所述总数目满足预定风险阈值时将所述块识别为处于风险中的块。
  • 存储器刷新方法、存储器控制器、持久存储器及主机设备-202310723259.8
  • 薛菲;朱峰;陈勋;欧兆熊;丁浩;陶凯;李舒 - 阿里巴巴(中国)有限公司
  • 2023-06-16 - 2023-09-15 - G11C16/34
  • 本申请实施例提供一种存储器刷新方法、存储器控制器、持久存储器及主机设备。在本申请实施例中,动态维护持久存储器可承受写入干扰的全局写次数阈值,不断检测对持久存储器执行写入操作的全局写次数,在全局写次数到达全局写次数阈值时,确定受当前写入操作干扰的物理地址,针对该物理地址执行刷新任务,以对该物理地址中受写入干扰影响的数据进行纠错,以实现定期刷新持久存储器中的数据,降低持久存储器中因写入干扰而发生数据丢失和损坏的可能性,在不影响PMEM系统性能的情况下,简单且有效地解决PMEM面临的写入干扰问题。
  • 用于非易失性存储器的写电压驱动电路及非易失性存储器-202310815581.3
  • 许延华;陈艳;白俊峰;孟颖;李欢 - 北京中电华大电子设计有限责任公司
  • 2023-07-04 - 2023-09-15 - G11C16/34
  • 公开了一种用于非易失性存储器的写电压驱动电路及非易失性存储器,所述写电压驱动电路包括:写电压产生模块,用于产生写电压;开关模块,根据第二控制信号和第三控制信号将所述写电压提供至所述存储电路;补偿模块,在第一控制信号变为无效状态开始的预设时间内,根据所述第一控制信号产生补偿电流,以下拉所述写电压。本申请提供的用于非易失性存储器的写电压驱动电路及非易失性存储器,可以降低控制信号切换时写电压不必要的高压状态,从而减少非目标存储单元的编程干扰。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top