[发明专利]获取双倍速率同步动态随机存储器量产频率的方法及系统有效
| 申请号： | 201810903244.9 | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN109065094B | 公开（公告）日： | 2021-04-27 |
| 发明（设计）人： | 张坤 | 申请（专利权）人： | 晶晨半导体（深圳）有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G11C29/48 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了获取双倍速率同步动态随机存储器量产频率的方法及系统，属于存储器测试技术领域。本发明通过调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率，从而达到获取的量产频率可使DDR的稳定性效果最好的目的；通过有目的的获取最大极限频率的方式缩短了测试时间，提高了获取量产频率的效果。 | ||
| 搜索关键词： | 获取 双倍 速率 同步 动态 随机 存储器 量产 频率 方法 系统 | ||
【主权项】：
1.一种获取双倍速率同步动态随机存储器量产频率的方法，其特征在于，包括下述步骤：调整待测双倍速率同步动态随机存储器的当前工作频率，以获取所述待测双倍速率同步动态随机存储器的最大极限频率；根据所述最大极限频率计算所述待测双倍速率同步动态随机存储器的量产频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晶晨半导体（深圳）有限公司，未经晶晨半导体（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810903244.9/，转载请声明来源钻瓜专利网。
- 上一篇：片上存储器测试电路及方法
- 下一篇：一种侦测闪存内电性不稳定的块的方法
- 同类专利
- 一种国产化同步动态随机存储器自动测试方法及装置-202310608228.8
- 刘燕;曾安安;车振;尚玲;匡巧 - 宜昌测试技术研究所
- 2023-05-25 - 2023-10-27 - G11C29/12
- 本发明提供一种国产化同步动态随机存储器自动测试方法，可以对同步动态随机存储器及由其组成的应用电路板卡的功能、性能及适用性进行自动测试，能够提高工作效率，提升动态随机存储器实际应用状态的参数测试准确度。
- 检测电路-202210346526.X
- 高恩鹏 - 长鑫存储技术有限公司
- 2022-04-02 - 2023-10-24 - G11C29/12
- 本申请提供一种检测电路，包括：生成单元，其设有多个输出端，其用于生成随机检测数据，并通过每个输出端输出随机检测数据中一位数据；第一驱动单元，其设有多个第一输入端和多个输出端，其第一输入端一一对应地与生成单元的多个输出端连接，其多个输出端用于与存储阵列连接，其用于传输随机检测数据至存储阵列，存储阵列用于存储随机检测数据；比较单元，其设有多个第一输入端和多个第二输入端，其多个第一输入端一一对应地与生成单元的多个输出端连接，其多个第二输入端用于与存储阵列连接，其用于将从存储阵列读取的第一读取数据和生成单元生成的随机检测数据比较获得第一比较结果，通过如此设置，可实现存储阵列的存储功能的故障检测。
- 半导体存储器件及其命令日志输出方法-202211651231.X
- 姜永山;金东姬;郑贞昊;曹俊豪 - 三星电子株式会社
- 2022-12-21 - 2023-10-20 - G11C29/12
- 一种半导体存储器件包括：存储器核，所述存储器核包括存储单元并且被配置为响应于读取请求来输出存储在所述存储单元中的核数据；命令译码器，所述命令译码器被配置为对从外部装置输入的至少一个命令进行译码；命令日志寄存器，所述命令日志寄存器被配置为响应于寄存器使能信号来顺序地存储所述至少一个命令并且响应于命令日志读取信号将所述至少一个命令输出为命令日志；以及模式寄存器组，所述模式寄存器组被配置为响应于发送到所述命令译码器的模式寄存器组命令来生成所述寄存器使能信号或所述命令日志读取信号。
- 测试方法、灵敏放大电路及存储器-202310850909.5
- 杨杰 - 长鑫存储技术有限公司
- 2023-07-11 - 2023-10-20 - G11C29/12
- 本公开提供一种测试方法、灵敏放大电路及存储器。测试方法包括：响应于对存储器的读取操作，将存储单元与对应的位线导通；调节位线的电压，以对位线电压的变化进行补偿；将位线及对应的互补位线的电压差进行放大，以读取存储单元中的数据。在本公开中，通过在电荷分享之后、电压差放大之前对位线电压的变化进行补偿，解决了位线电压因耦合效应发生变化导致数据误读取的问题，从而提高了存储器测试的可靠性。由于提高了存储器测试的可靠性，能够以较少次数的读写操作完成一个数据阵列对存储单元的测试来降低测试的时间，从而提高了存储器测试的效率。
- 基于FPGA的SDRAM测试方法-202310866700.8
- 蔡刚;白明月;吴海平;张瑞;夏启飞;王彩云 - 西安西谷微电子有限责任公司
- 2023-07-14 - 2023-10-20 - G11C29/12
- 本发明公开了一种基于FPGA的SDRAM测试方法，FPGA控制芯片接收到测试指令，对待测SDRAM芯片进行走步法写读并对比；如果写入数据与读出数据一致，继续对待测SDRAM芯片进行全0法写读并对比；如果写入数据与读出数据一致，继续对待测SDRAM芯片进行全1法写读并对比；如果写入数据与读出数据一致，继续对待测SDRAM芯片进行55AA法写读并对比；如果写入数据与读出数据一致，继续对待测SDRAM芯片进行AA55法写读并对比；如果写入数据与读出数据一致，继续对待测SDRAM芯片进行自定义写读法写读并对比；如果写入数据与读出数据一致，所述FPGA控制芯片根据测试指令对待测SDRAM芯片进行功能性测试；如果功能性测试的写入数据与读出数据依然一致，确定该SDRAM正常。
- 数字阵列寄存器的ICG分类方法、测试方法及分类装置-202310746781.8
- 万力涛;何鸥;魏少雄;崔兵兵 - 合芯科技有限公司;北京市合芯数字科技有限公司
- 2023-06-21 - 2023-10-17 - G11C29/12
- 本发明公开了一种数字阵列寄存器的ICG分类方法、测试方法及分类装置，该方法包括：获取数字行列寄存器的设计数据和数字行列寄存器的模型列表；根据设计数据和模型列表，获取数字行列寄存器的各个行列的实际工况数据和各个行列对应的ICG单元列表；基于各个行列的实际工况数据和ICG单元列表，生成ICG组的可读文件。采用本发明实施例，通过设计数据和模型列表，获取数字行列寄存器的行列数据，再基于行列数据对特定的寄存器行列施加翻转信号，从而使存在压降问题的寄存器行列的翻转率与正常工作的行列，避免了直接向所有行列施加翻转信号所导致的无法对有问题的行列进行定位的技术问题。
- 一种存储设备的备电功能的测试方法、装置以及介质-202310942822.0
- 薛成威;王浩 - 苏州浪潮智能科技有限公司
- 2023-07-28 - 2023-10-13 - G11C29/12
- 本发明公开了一种存储设备的备电功能的测试方法、装置以及介质，应用于存储技术领域。该方法在对存储设备的备电功能进行测试时，断开电源和存储设备的供电接口之间的连接，备用电池单元在备电完成后同样会断电，因此可获取存储设备中备用电池单元的供电状态，若备用电池单元断电，则恢复电源和存储设备的供电接口之间的连接，以便于登录存储设备确定存储设备的备电功能是否正常。本方案的有益效果是通过控制单元实现了备电测试的自动化，在备用电池单元完成备电功能并断电后能够及时给存储设备的供电接口上电，从而提高了测试的效率，可以对存储设备进行大量的备电测试以提高测试结果的可靠性。
- 一种芯片崩边检测电路及存储芯片-202310888038.6
- 温靖康;鲍奇兵;高益;王振彪;吴彤彤 - 芯天下技术股份有限公司
- 2023-07-19 - 2023-10-10 - G11C29/12
- 本发明公开了一种芯片崩边检测电路及存储芯片，涉及半导体集成电路技术领域。该电路用于检测芯片是否崩边，所述芯片崩边检测电路包括:崩边检测线、供电模块、切换模块、锁存模块和识别模块；所述切换模块的第一端通过所述崩边检测线连接所述供电模块，其第三端接地，且其第四端连接所述锁存模块的输入端；上电复位信号连接所述切换模块的第二端，用于控制锁存模块接地或通过所述崩边检测线连接所述供电模块；所述锁存模块的输出端连接所述识别模块；本申请的电路能解决现有FT测试检测效率低且无法实现全方位检测的问题，从而可以实现对芯片的全方位自动化检测。
- 一种控制方法、半导体存储器和电子设备-202210501554.4
- 严允柱;王琳;张志强;龚园媛 - 长鑫存储技术有限公司
- 2022-05-09 - 2023-10-03 - G11C29/12
- 本公开实施例提供了一种控制方法、半导体存储器和电子设备，该方法包括：对第三模式寄存器中的第三操作码和第一模式寄存器中的第四操作码进行译码；响应于半导体存储器处于预设测试模式，在第三操作码符合第一译码条件的情况下，控制数据掩码引脚的阻抗为第一值；或者，在第三操作码符合第二译码条件的情况下，根据第四操作码，控制数据掩码引脚的阻抗为第二值；其中，第三操作码用于指示数据掩码引脚是否为预设测试模式中的测试对象，第四操作码用于指示是否使能数据掩码引脚。这样，针对于预设测试模式提供了数据掩码引脚的阻抗控制策略，在预设测试模式下能够测试数据掩码引脚的阻抗，避免出现电路处理错误。
- 一种信号采样电路以及半导体存储器-202210295379.8
- 黄泽群 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C29/12
- 本公开实施例提供了一种信号采样电路以及半导体存储器，包括：信号输入电路，用于确定待处理指令信号和待处理片选信号；时钟接收电路，用于接收初始时钟信号，并对初始时钟信号进行分频处理，得到第一时钟信号；采样逻辑电路，用于根据第一时钟信号对待处理片选信号进行两级采样处理和逻辑运算处理，得到片选时钟信号；片选时钟信号包括两个脉冲，且每个脉冲的宽度为一个预设时钟周期；译码电路，用于根据待处理片选信号和片选时钟信号对待处理指令信号进行译码处理和采样处理，得到目标指令信号。这样，经过该信号采样电路的处理，目标指令信号的脉冲宽度不会跟随工艺、电压、温度等变化产生偏差，可以改善脉冲宽度不确定的问题。
- 一种控制方法、半导体存储器和电子设备-202210498332.1
- 严允柱;王琳;张志强;龚园媛 - 长鑫存储技术有限公司
- 2022-05-09 - 2023-10-03 - G11C29/12
- 本公开实施例提供了一种控制方法、半导体存储器和电子设备，在半导体存储器处于预设测试模式时，允许与数据引脚相关的第一模式寄存器和第二模式寄存器直接定义数据掩码引脚的阻抗，对数据掩码引脚来说无需针对预设测试模式来增加输出驱动状态的定义及相关控制电路，保证预设测试模式与数据掩码引脚适配，在预设测试模式下能够测试数据掩码引脚的阻抗，避免出现电路处理错误。
- 一种控制方法、半导体存储器和电子设备-202210307306.6
- 严允柱;王琳;张志强;龚园媛 - 长鑫存储技术有限公司
- 2022-03-25 - 2023-10-03 - G11C29/12
- 本公开实施例提供了一种控制方法、半导体存储器和电子设备，针对于预设测试模式提供了数据掩码引脚的阻抗控制策略，不仅能够定义数据掩码引脚在预设测试模式中的阻抗，而且明确了DDR5中用于控制数据掩码引脚使能与否的控制信号和PODTM中用于控制数据掩码引脚是否为测试对象的控制信号的关系，在预设测试模式下能够测试数据掩码引脚的阻抗，避免出现电路处理错误。
- 电子测试系统及电子测试方法-202210409063.7
- 詹佩函 - 南亚科技股份有限公司
- 2022-04-19 - 2023-10-03 - G11C29/12
- 一种电子测试系统，包含读写器、存储器及处理器。读写器用以读写复数信息。处理器用以由存储器取得复数个指令以执行以下步骤：于第一读写阶段，借由处理器产生并写入启动信号；于第一读写阶段，于第一位置借由读写器读取N个展频信号，其中N为大于0的正整数，其中N个展频信号落于特定频率范围；于第一读写阶段，借由处理器产生并写入预充信号；于第二读写阶段，借由处理器产生并写入启动信号；于第二读写阶段，于第二位置借由读写器读取N个展频信号；以及于第二读写阶段，借由处理器产生并写入预充信号。本发明实施例所示的电子测试系统及电子测试方法得以于复数个位置读取复数个展频信号以确保所读取信息正确，避免电磁干扰所造成的影响。
- 半导体装置-201811531421.1
- 徐在焕;池性洙 - 爱思开海力士有限公司
- 2018-12-14 - 2023-09-29 - G11C29/12
- 本发明公开了一种半导体装置，该半导体装置被配置为在测试模式期间使用各种条件执行测试。该半导体装置包括：电压产生电路，基于模式控制信号通过不同的电源线输出2
- 存储器的缺陷检测方法、装置及计算机可读存储介质-202210270572.6
- 楚西坤;刘东;第五天昊 - 长鑫存储技术有限公司
- 2022-03-18 - 2023-09-26 - G11C29/12
- 本申请涉及一种存储器的缺陷检测方法、装置及计算机可读存储介质。其中，存储器的缺陷检测方法包括：向目标存储单元阵列写入第一数据；在目标存储单元的位线电压处于被上拉或者下拉后的目标电压时，打开目标存储单元的字线，以向目标存储单元内回存与第一数据相反的数据，目标存储单元的回存时间为预设时间；关闭目标存储单元的字线；读取目标存储单元内存储的第二数据；判断第一数据和第二数据是否一致；当第一数据和第二数据一致时，判定目标存储单元具有在预设时间内导致回存失效的缺陷。本申请实施例可以有效缺陷检测能力。
- 用于对修复数据的按需访问和高速缓存编码的设备-202310284447.5
- 森文·卡恩 - 赛普拉斯半导体公司
- 2023-03-22 - 2023-09-26 - G11C29/12
- 一种用于对修复数据的按需访问和高速缓存编码的设备。在一个实施方式中，该设备包括集成电路，该集成电路具有与非易失性存储器进行数据通信的数据高速缓存、内置自测试和修复(BISTR)电路的控制器以及多个寄存器。控制器被配置成从数据高速缓存中读取数据并将该数据存储到多个寄存器中的第一寄存器中。
- 存储器模块、操作其的方法和存储器模块的测试系统-201811188183.9
- 朴焕旭;金龙进;尹珍成;李奎东 - 三星电子株式会社
- 2018-10-12 - 2023-09-22 - G11C29/12
- 存储器模块包括半导体存储器设备、电源管理集成电路(PMIC)和控制设备。安装在电路板上的半导体存储器设备基于电源电压操作。安装在电路板上的PMIC生成电源电压，向半导体存储器设备提供电源电压，并存储与在测试模式下半导体存储器设备正常操作时的电源电压的最小电平相关联的修调控制码。在测试模式期间，PMIC调整电源电压的电平，使用调整的电源电压测试半导体存储器设备，并基于测试结果存储调整控制码。控制设备基于从外部设备接收的第一控制信号来控制PMIC。
- 存储器失效测试方法及装置、存储介质及电子设备-202210225517.5
- 周成功 - 长鑫存储技术有限公司
- 2022-03-09 - 2023-09-19 - G11C29/12
- 本公开涉及一种存储器失效测试方法、存储器失效测试装置、计算机可读存储介质及电子设备。该存储器失效测试方法，包括：在存储器的存储阵列中写入预设存储数据；升高位线电压，控制存储阵列的部分字线进入测试模式；等待预设时间后退出测试模式；关闭预设部分位线的灵敏放大器，读取剩余部分位线的数据；将读取的剩余部分位线的数据与预设存储数据进行比较，获得比较结果；根据比较结果对存储器的失效状态进行判定。本公开可以提高存储器失效状态的测试效率和测试准确性。
- 存储器同步开关噪声的测试方法以及测试装置-202210225011.4
- 方雅祺;马茂松;刘建斌 - 长鑫存储技术有限公司
- 2022-03-07 - 2023-09-19 - G11C29/12
- 本公开实施例提供一种存储器同步开关噪声的测试方法以及测试装置，所述测试方法包括：确定存储器的一个数据输入输出端作为第一数据端，其余数据输入输出端作为第二数据端，并确定所述第一数据端的传输频率为第一频率，所述第二数据端的传输频率为第二频率；其中，所述第一频率高于所述第二频率；向所述第一数据端写入第一预设数据，向所述第二数据端写入第二预设数据；从所述第一数据端读取写入的所述第一预设数据；根据从所述第一数据端读取的数据对应的频谱信息，确定所述存储器是否存在同步开关噪声。本公开实施例通过区别第一数据端和第二数据端的传输频率，根据数据读写过程中的频谱信息，确定存储器是否存在同步开关噪声。
- 包括检测时钟样式生成器的存储器设备-201810763620.9
- 金用勋;杜粹然;姜东锡;权慧贞;金荣柱 - 三星电子株式会社
- 2018-07-12 - 2023-09-19 - G11C29/12
- 存储器设备包括输出引脚、模式寄存器、信号生成器，被配置为响应于来自模式寄存器的第一和第二控制信号生成包括随机数据样式和保持数据样式中的一个的检测时钟输出信号，并通过输出引脚输出检测时钟输出信号。随机数据样式包括由存储器设备生成的伪随机数据。保持数据样式是预先存储在存储器设备中的固定样式。检测时钟输出信号被用于时钟和数据恢复操作。
- 一种数据存储方法和PDB电源板-202310706230.9
- 沈文棋 - 苏州浪潮智能科技有限公司
- 2023-06-14 - 2023-09-12 - G11C29/12
- 本发明实施例提供一种数据存储方法和PDB电源板，涉及数据存储技术领域，包括：CPLD复杂可编程逻辑元件接收来自PDB电源板上的多个指示信号，并检测多个指示信号中是否包含热插拔指示信号；在检测到多个指示信号中包含热插拔指示信号的情况下，从布设在PDB电源板上的热插拔集成电路芯片中获取PDB电源板的系统状态数据；将系统状态数据发送给布设在PDB电源板上的存储器，并存储在存储器内。本发明实施例能够在检测到热插拔指示信号的情况下，将PDB电源板的系统状态数据存储在存储器内，从而在PDB电源板发生故障时，能够根据存储器内存储的PDB电源板的系统状态数据，完整且快速精确地进行事故原因的分析。
- 数据传输/测试电路、方法及存储装置-202210196746.9
- 陆天辰;邹晓赛 - 长鑫存储技术有限公司
- 2022-03-01 - 2023-09-12 - G11C29/12
- 本公开实施例涉及一种数据传输/测试电路、方法及存储装置，字线数据读出模块用于在各存储体中字线被激活的情况下，响应读命令读出多条被激活字线上的数据后，按照预设压缩方式将读出数据压缩成第一预设位数的并行数据；时钟控制模块用于根据预设时钟信号、读命令、压缩模式使能信号及压缩模式控制信号生成一级时钟控制信号、二级时钟控制信号及三级时钟控制信号；数据选择模块用于根据一级时钟控制信号将并行数据压缩成第二预设位数的串行数据，根据二级时钟控制信号将第二预设位数的串行数据压缩成第三预设位数的串行数据，及根据三级时钟控制信号将第三预设位数的串行数据压缩成第四预设位数的串行数据，减小数据传输电路体积，降低数据传输能耗。
- 芯片存储器的测试方法、存储介质-202310786652.1
- 吴松林;杨嵩;冯树萱;杨凡;郑朝霞 - 深圳国微福芯技术有限公司
- 2023-06-29 - 2023-09-08 - G11C29/12
- 本发明公开了一种芯片存储器的测试方法、存储介质。本发明提出的芯片存储器的测试方法，包括：读取芯片的电路设计文件，并找到芯片的所有存储器；对所有存储器进行分组，包括：兼容性分组和/或复用性分组；所述兼容性分组的定义为将可被同一个控制器控制、可同时进行测试、对电路参数的要求具有一致性的存储器划分在同一组；所述复用性分组的定义为将可复用同一个接口电路来连接控制器的存储器划分在一组；基于存储器的分组，生成对应的接口电路及控制器电路；基于控制器电路及接口电路对分组后的存储器进行测试。本发明可以有效提高芯片存储器的测试效率。
- 存储器数据读取电路、芯片及硬件测试方法-202210122420.1
- 请求不公布姓名 - 浙江地芯引力科技有限公司
- 2022-02-09 - 2023-09-08 - G11C29/12
- 本申请提出一种存储器数据读取电路、芯片及硬件测试方法，该电路包括：接口模块，与上位机连接，用于接收上位机发送的命令数据和测试启动数据，并将读取结果反馈至上位机；读取控制模块，分别与接口模块和待测硬件的存储器连接，根据测试启动数据确定存储器的地址数据，并控制存储器开启数据读取功能；数据寄存器组，分别与接口模块和存储器连接，读取存储器中的相应内容，并将读取结果发送至接口模块；主控状态机，分别与接口模块、读取控制模块及数据寄存器组连接，根据命令数据进行对应的状态跳转，以开启读取控制模块和数据寄存器组的工作时序。本申请电路结构简单，只需要发送简单的命令便可以测试任意地址的数据，通用性较好。
- 半导体存储器件及其操作方法-201910654101.3
- 金光淳 - 爱思开海力士有限公司
- 2019-07-19 - 2023-09-08 - G11C29/12
- 本申请提供了一种半导体器件及其操作方法。一种半导体存储器件包括：内部电路；写入控制电路，其适用于在正常写入操作期间基于写入选通信号来将写入数据写入内部电路，并且在测试写入操作期间基于读取选通信号来将测试数据写入内部电路；以及读取控制电路，其适用于在正常读取操作或测试读取操作期间产生读取选通信号以及将该读取选通信号与从内部电路读取的读取数据一起输出，被在测试写入操作期间产生读取选通信号以及向写入控制电路提供该读取选通信号。
- 存储器-202011173788.8
- 田凯;汪玉霞 - 长鑫存储技术有限公司
- 2020-10-28 - 2023-09-08 - G11C29/12
- 本发明实施例提供一种存储器，包括：时钟产生电路，用于产生第一振荡信号和第二振荡信号，所述第一振荡信号与所述第二振荡信号的频率相同、相位相反，且其占空比均在第一预设范围内；差分输入电路，用于接收第一外部信号和第二外部信号，并产生第一内部信号和第二内部信号；其中，所述时钟产生电路还用于监测所述第一内部信号和/或所述第二内部信号的占空比，并使得所述第一内部信号和/或所述第二内部信号的占空比在第二预设范围内。本发明实施例中，存储器具有DCM功能以及DCA功能，且还能够实现对差分输入电路的检测和校准。
- 固态硬盘的测试方法-202310511840.3
- 吴之鉴;宋魏杰;赖鼐;龚晖 - 深圳市晶存科技有限公司
- 2023-05-08 - 2023-09-05 - G11C29/12
- 本申请公开了一种固态硬盘的测试方法，将待测试的固态硬盘进行分区，并在固态硬盘的一个分区中安装操作系统，并生成用于对固态硬盘执行起始测试模式的第一测试参数；调用测试软件，并设置测试软件的当前测试对象为固态硬盘；根据第一测试参数设定测试软件以起始测试模式对固态硬盘进行第一次测试，得到第一次测试结果；监控测试软件的第一次测试结果，当第一次测试结果为通过测试，生成用于从待执行的测试模式中选出一个测试模式的连带指令；根据连带指令生成对应的测试参数，并根据测试参数设定测试软件以对固态硬盘进行测试，实现测试模式的自动切换，以保证固态硬盘的测试可靠性。
- 增强相邻存储单元之间漏电的方法及漏电检测方法、装置-202210172926.3
- 刘欢欢;王伟洲 - 长鑫存储技术有限公司
- 2022-02-24 - 2023-09-05 - G11C29/12
- 本申请实施例公开了一种增强相邻存储单元之间漏电的方法及漏电检测方法、装置，所述增强相邻存储单元之间漏电的方法包括：对存储阵列进行写入操作，形成列条纹测试图形；所述列条纹测试图形为低电平存储单元和高电平存储单元按列排布，相邻两列低电平存储单元之间有N列高电平存储单元，N≥2；对所述低电平存储单元和所述高电平存储单元进行电压调节，以增加所述低电平存储单元和所述高电平存储单元之间的电势差。
- 半导体器件的测试方法、设备及存储介质-202310387274.X
- 杨杰 - 长鑫存储技术有限公司
- 2023-04-12 - 2023-09-05 - G11C29/12
- 本公开提供了一种半导体器件的测试方法、设备及存储介质，方法包括：向与测试字线连接的第一存储单元写入第一数据，向与边缘虚拟字线连接的第二存储单元写入第二数据，测试字线与边缘虚拟字线相邻。控制边缘虚拟字线开启，第一存储单元通过预设位线与第二存储单元电连接，以使第一存储单元与第二存储单元进行电荷分享，于第一存储单元中形成测试数据；当测试数据与第一数据相反时，确定边缘虚拟字线处于电位可控状态。本公开中，当第一存储单元中形成的测试数据与第一数据相反时，表明第二存储单元成功写入第二数据，即可确定边缘虚拟字线处于电位可控状态。本公开的测试方法可以准确地对边缘虚拟字线的状态进行测试，以确保老化测试的正常进行。
- 存储器阵列的测试方法、装置、设备及存储介质-202210020259.7
- 刘东;楚西坤 - 长鑫存储技术有限公司
- 2022-01-10 - 2023-09-05 - G11C29/12
- 本公开提供一种存储器阵列的测试方法、装置、设备及存储介质，所述测试方法包括：将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取数据；根据读取的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。本公开对存入少于预充电量的电荷后的存储器阵列执行预设读写操作，使得存储器阵列中存储单元的电容电压不断变化，提高电容上极板漏电失效情况的暴露几率。
- 专利分类
