[发明专利]半导体器件及制造其的方法在审

申请号：	201810763279.7	申请日：	2018-07-12
公开（公告）号：	CN110718550A	公开（公告）日：	2020-01-21
发明（设计）人：	金恩靚;金奉秀;金容宽;韩成熙;黄有商	申请（专利权）人：	三星电子株式会社
主分类号：	H01L27/108	分类号：	H01L27/108;H01L21/8242;H01L21/768
代理公司：	11105 北京市柳沈律师事务所	代理人：	张波
地址：	韩国***	国省代码：	韩国;KR
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。
搜索关键词：	接触插塞阻挡绝缘层气隙间隔着落垫衬底盖层气隙位线半导体半导体器件上表面源区域发明构思垂直地在位线相等制造
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体器件，包括：/n限定在半导体衬底中的有源区域；/n在所述半导体衬底上的第一接触插塞，所述第一接触插塞连接到所述有源区域；/n在所述半导体衬底上的位线，所述位线与所述第一接触插塞相邻；/n在所述第一接触插塞与所述位线之间的第一气隙间隔物；/n在所述第一接触插塞上的着落垫；/n在所述位线上的阻挡绝缘层；以及/n在所述第一气隙间隔物上的气隙盖层，所述气隙盖层垂直地重叠所述第一气隙间隔物，所述气隙盖层在所述阻挡绝缘层与所述着落垫之间，/n所述阻挡绝缘层的上表面在与所述着落垫的上表面相等或比其高的高度处。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201810763279.7/，转载请声明来源钻瓜专利网。

上一篇：动态随机存取存储器及其制造、写入与读取方法
下一篇：半导体存储器件及其制造方法

同类专利

半导体存储器-201810879819.8
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-08-03 - 公布日： 2020-02-14 - 主分类号： H01L27/108
摘要：本发明提出一种半导体储存器结构，包括：衬底、字线、位线接触和位线，其中，相邻两字线间形成有贯通的沟渠，沟渠包括接触窗口和窗口间凹槽，窗口间凹槽相对于接触窗口具有再凹入表面，再凹入深度介于5.8nm～8.5nm，使相邻的位线接触不互相电连接；在字线延伸方向上，位线接触的侧蚀深度之和与窗口间凹槽的再凹入深度成正比。本发明同时还提出另一种半导体存储器结构，其沟渠内的接触窗口相对于窗口间凹槽具有再凹入表面，再凹入表面低于沟渠内的隔离结构的表面；在字线延伸方向上，位线接触具有垂直的剖切外形。本发明通过控制刻蚀剂气体的比例或者选用不同的刻蚀剂有效地解决了因窗口间凹槽的相对较低的再凹入表面的形成导致位线接触严重侧蚀的问题。

堆叠式基于薄膜晶体管的嵌入式动态随机存取存储器-201910548386.2
发明人： A·A·夏尔马;J·G·阿尔萨特-维纳斯科;F·哈姆扎奥卢;B·塞尔;P-H·王;V·H·勒;J·T·卡瓦列罗斯;T·加尼;U·阿尔斯兰;T·W·拉乔伊;C-J·古 -专利权人：英特尔公司
申请日： 2019-06-24 - 公布日： 2020-02-11 - 主分类号： H01L27/108
摘要：本文描述的是使用TFT作为选择器晶体管的嵌入式动态随机存取存储器(eDRAM)单元的阵列。在将至少一些选择器晶体管实施为TFT时，可以在衬底上方的不同层中提供不同eDRAM单元，从而实现堆叠架构。示例性堆叠式基于TFT的eDRAM包括提供于衬底之上的第一层中的一个或多个存储器单元以及提供于所述第一层之上的第二层中的一个或多个存储器单元，其中，至少所述第二层中的存储器单元、但优选所述第一层和所述第二层两者中的存储器单元使用TFT作为选择器晶体管。堆叠式基于TFT的eDRAM允许增大具有给定占有面积的存储器阵列中的存储器单元的密度，或者相反，减小具有给定存储器单元密度的存储器阵列的占有面积。

动态随机存取存储器及其制造、写入与读取方法-201810762967.1
发明人：任楷;田中义典;张维哲 -专利权人：华邦电子股份有限公司
申请日： 2018-07-12 - 公布日： 2020-01-21 - 主分类号： H01L27/108
摘要：本发明提供一种动态随机存取存储器及其制造、写入与读取方法，其中上述动态随机存取存储器包括基底、位线、侧壁结构与内连线结构。位线设置于基底上。侧壁结构设置于位线的侧壁上。侧壁结构包括第一绝缘层、第二绝缘层与屏蔽导体层。第一绝缘层设置于位线的侧壁上。第二绝缘层设置于第一绝缘层上。屏蔽导体层设置于第一绝缘层与第二绝缘层之间。内连线结构电性连接于屏蔽导体层。上述动态随机存取存储器及其制造、写入与读取方法可有效地降低位线的寄生电容。

半导体器件及制造其的方法-201810763279.7
发明人：金恩靚;金奉秀;金容宽;韩成熙;黄有商 -专利权人：三星电子株式会社
申请日： 2018-07-12 - 公布日： 2020-01-21 - 主分类号： H01L27/108
摘要：本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。

半导体存储器件-201910559540.6
发明人：秋成旼;权赫宇;金长燮 -专利权人：三星电子株式会社
申请日： 2019-06-26 - 公布日： 2020-01-10 - 主分类号： H01L27/108
摘要：半导体存储器件包括：下电极，每个下电极围绕内部空间；位于下电极的顶表面上的上支撑层，上支撑层位于由下电极围绕的内部空间中；在上支撑层上的上电极，上电极填充第一区域和第二区域，第二区域穿透上支撑层，并且第一区域从第二区域延伸到下电极之间。每个下电极包括：与第二区域垂直交叠的第一部分，第一部分的顶表面由上支撑层暴露；由上支撑层覆盖的第二部分，第二部分的顶表面与上支撑层接触。

鳍型装置系统和方法-201610006469.5
发明人：宋森秋;穆罕默德·哈桑·阿布-拉赫马;韩秉莫 -专利权人：高通股份有限公司
申请日： 2010-09-01 - 公布日： 2019-12-31 - 主分类号： H01L27/108
摘要：本发明揭示一种鳍型装置系统和方法。在特定实施例中，揭示一种制造晶体管的方法，其包含在具有表面的衬底内形成晶体管的栅极，以及在所述衬底内形成内埋氧化物BOX层，所述BOX层在第一BOX层面处邻近于所述栅极。所述方法还包含形成凸起的源极‑漏极通道(“鳍”)，其中所述鳍的至少一部分从所述衬底的所述表面延伸，且其中所述鳍具有邻近于所述BOX层的第二BOX层面的第一鳍面。

一种半导体储存器结构及其位线接触部的制作方法-201810637317.4
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-20 - 公布日： 2019-12-27 - 主分类号： H01L27/108
摘要：本发明提供一种半导体储存器结构及其位线接触部的制作方法，该制作方法在位线接触材料沉积之前首先制作得到位线接触隔离部，使得位线接触部在沉积阶段就被位线接触隔离部隔离开，即使后续蚀刻过程中出现蚀刻不完全，也不会导致位线短路的情况。本发明能够避免因接触材料未被蚀刻完全导致位线短路的情况，并增加后续位线蚀刻的制程窗口，同时预防因接触材料过刻蚀引起位线接触的阻值增大。

存储晶体管、存储晶体管的字线结构及字线制备方法-201810623120.5
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-15 - 公布日： 2019-12-24 - 主分类号： H01L27/108
摘要：本发明提供了一种存储晶体管的字线制备方法，包括：提供一半导体衬底，半导体衬底中开设有字线沟槽，在字线沟槽的底部和侧壁上形成栅介质层，在具有栅介质层的沟槽中形成第一字线部，在第一字线部的上端面形成第二字线部，且与第一字线部电连接，第二字线部的上端面内沉于半导体衬底的上端面，有效增加了字线的厚度，降低字线的电阻，提高栅极对沟道的控制能力。由于在第二字线部的外侧壁和栅介质层之间形成有第一绝缘层，完全包覆第二字线部的上端面形成有第二绝缘层，有效防止字线与后续所形成的位线接触区以及电容器接触区电连接，防止形成漏电流，避免存储晶体管性能降低。本发明还提供了一种存储晶体管的字线结构以及一种存储晶体管。

半导体器件-201920897831.1
发明人：李宁 -专利权人：长鑫存储技术有限公司
申请日： 2019-06-14 - 公布日： 2019-12-20 - 主分类号： H01L27/108
摘要：本实用新型提供一种半导体器件，半导体器件的有源区包括依次层叠设置的阱层和掺杂层，还包括开设于掺杂层且内含栅绝缘层和栅电极的栅极沟槽；掺杂层包括多个第一掺杂区和至少一个第二掺杂区，第二掺杂区为重掺杂区；栅极沟槽位于相邻两个第一掺杂区之间，且第二掺杂区位于至少其中一个第一掺杂区靠近栅极沟槽的一侧。该半导体器件的第二掺杂区域电阻较小，提高了栅极和源极之间的导通电流，增加了器件的开关特性，也能减少器件关闭时GIDL漏电。

存储装置、凹陷沟道阵列晶体管-201921025393.6
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2019-07-03 - 公布日： 2019-12-20 - 主分类号： H01L27/108
摘要：本公开提供了一种存储装置和凹陷沟道阵列晶体管，属于存储技术领域。该凹陷沟道阵列晶体管包括有源区和栅极结构。其中，有源区设置有凹槽通道，所述有源区包括阱区和源漏区；栅极结构包括栅极和栅极绝缘层，所述栅极和所述栅极绝缘层填充于所述凹槽通道中，且所述栅极绝缘层隔离所述有源区和所述栅极；其中，所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层设于所述第二栅极绝缘层靠近所述凹槽通道的槽口的一侧，所述第二栅极绝缘层设于所述第一栅极绝缘层远离所述凹槽通道的槽口的一侧；所述第一栅极绝缘层的介电常数小于所述第二栅极绝缘层的介电常数。该凹陷沟道阵列晶体管能够提高阈值电压的均一性。

存储器-201920848433.0
发明人：王连红 -专利权人：长鑫存储技术有限公司
申请日： 2019-06-06 - 公布日： 2019-12-13 - 主分类号： H01L27/108
摘要：本实用新型涉及一种存储器，所述存储器包括：第一基底，所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层；第二基底，所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层；金属散热线，形成于所述第一介质层和/或第二介质层内；所述第一基底和第二基底堆叠键合连接。所述存储器的存储密度提高。

存储器-201920861212.7
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2019-06-10 - 公布日： 2019-12-13 - 主分类号： H01L27/108
摘要：本实用新型涉及一种存储器，所述存储器包括：包括：衬底，所述衬底内形成有自衬底内部向衬底表面依次层叠的漏极掺杂层、沟道掺杂层以及源极掺杂层；位于所述沟道掺杂层下方且至少部分位于所述漏极掺杂层内的位线，以及贯穿所述位线的第一隔离结构，所述位线和第一隔离结构沿第一方向延伸；位于所述衬底内沿第一方向延伸的位于所述位线两侧的第三隔离结构；位于所述衬底内且位于所述沟道掺杂层内的字线结构，以及贯穿所述字线结构的第二隔离结构，所述字线结构和第二隔离结构沿第二方向延伸。上述方法存储器的存储密度提高。

反铁电电容器存储器单元-201910360831.2
发明人： D·H·莫里斯;U·E·阿维奇;I·A·扬 -专利权人：英特尔公司
申请日： 2019-04-30 - 公布日： 2019-12-10 - 主分类号： H01L27/108
摘要：本文描述了反铁电(AFE)存储器单元以及对应的方法和装置。例如，在一些实施例中，本文公开的AFE存储器单元包括采用位于两个电容器电极之间的AFE材料的电容器。向这种电容器的一个电极施加电压允许提升另一电极处的电荷，其中，两个电极之间的AFE材料的非线性行为可以有利地彰显其本身，因为假设向第一电极施加给定电压，那么对于提升之前的所述电容器的第二电极上的电荷的不同值而言，在第二电极处的电荷提升的倍数可以是显著不同的。将第二电容器电极连接至存储器单元的存储节点可以允许提升存储节点上的电荷，使得所述存储器单元的不同逻辑状态变得更加清晰可辨，从而实现提高的保持时间。

半导体存储单元的制造方法及半导体存储单元-201810531485.5
发明人：周步康 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-29 - 公布日： 2019-12-06 - 主分类号： H01L27/108
摘要：本发明实施例公开了一种半导体存储单元的制造方法及半导体存储单元。制造方法包括：提供基板，基板包括位线和位线隔离结构，位线隔离结构之间形成电容接触槽，电容接触槽下方的基板中包括浅沟道隔离结构和分别设置在其两侧的漏极，漏极的上表面形成漏极的第一基准面；在基板一侧表面上形成第一隔离牺牲层，第一隔离牺牲层在位线隔离结构的侧面处的厚度小于漏极的第一基准面的宽度；自第一隔离牺牲层的上表面向下刻蚀，以去除在位线隔离结构的上表面、浅沟道隔离结构的上表面和在部分第一基准面上的第一隔离牺牲层，藉以保留在位线隔离结构的侧面处的第一隔离牺牲层，去除部分浅沟道隔离结构和部分漏极，以在漏极处形成第一台阶。

降低单元接触缺陷的制造方法及半导体存储器-201810507152.9
发明人：吴小飞 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-24 - 公布日： 2019-12-03 - 主分类号： H01L27/108
摘要：本发明揭示一种降低单元接触缺陷的制造方法及半导体存储器，方法包括提供衬底，并在衬底上的位线结构、有源区和浅沟槽隔离结构的表面上沉积形成第一接触层，第一接触层在相邻位线结构之间形成第一凹槽；在第一接触层上沉积形成第二接触层，第二接触层在所述第一凹槽处形成第二凹槽；去除位线结构顶部和第二凹槽底部的第二接触层，露出第一接触层；过度刻蚀第一接触层，以露出位线结构和浅沟槽隔离结构的顶部，并在第二凹槽中填充接触间隔材料，以间隔单元接触；半导体存储器包括上述方法制备的单元接触。本发明的第二接触层用作保护层，以使在过度刻蚀第一接触层时，减少对浅沟槽隔离结构两侧硅的刻蚀，减少单元接触的缺陷。

半导体结构、晶体管结构的制备方法及半导体处理设备-201810509730.2
发明人：刘铁 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-24 - 公布日： 2019-12-03 - 主分类号： H01L27/108
摘要：本发明一种基于低温离子注入的半导体结构、晶体管制备及半导体处理设备，半导体结构制备包括：提供待处理结构，定义具有离子注入面的离子注入层区；对待处理结构进行降温处理，自离子注入面进行离子注入，在离子注入的过程中，离子注入层区转换成恢复损伤结晶层区和晶格破坏非晶层区，降温处理减缓离子注入层区内部的自退火效应，减小恢复损伤结晶层区区域的大小；进行退火处理，晶格破坏非晶层区转换成重结晶层区，恢复损伤结晶层区转换成结晶缺陷层区。本发明通过对待处理结构进行离子注入的过程中同时对其进行降温，在低温条件下进行离子注入，减缓了离子注入过程中的自退火效应，从而减少退火后的EOR缺陷，减少结漏电流，减少电子器件的功耗。

集成电路存储器及其形成方法、半导体集成电路器件-201810517310.9
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-25 - 公布日： 2019-12-03 - 主分类号： H01L27/108
摘要：本发明提供了一种集成电路存储器及其形成方法、半导体集成电路器件。通过在位线组的外围上设置外围隔墙，从而有利于缓解位线组中位于边缘位置的位线产生图形变形的问题，并且还可使位线组中对应边缘位置和对应中间位置的电路排布密集程度相近甚至相同，从而确保所形成的位线组中其各个位线的形貌均匀性。

半导体装置及其制造方法-201910417483.8
发明人：李基硕;金根楠;金恩娥;金恩靓;沈正燮 -专利权人：三星电子株式会社
申请日： 2019-05-20 - 公布日： 2019-11-26 - 主分类号： H01L27/108
摘要：本申请公开了一种半导体装置及其制造方法。所述方法包括形成有源结构，所述有源结构包括多个有源图案、限定有源图案的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案包括在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口，以及在第一掩模层中形成沿与第一方向和第二方向交叉的第三方向延伸的多个第二开口。

制作半导体元件的方法-201710116620.5
发明人：吴佳臻;陈品宏;张凯钧;黄怡安;蔡志杰;陈姿洁;郑存闵;陈意维 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-03-01 - 公布日： 2019-11-26 - 主分类号： H01L27/108
摘要：本发明公开一种制作半导体元件的方法。先提供一基底，具有一导电区域。再于导电区域上沉积一金属层，其中该金属层与导电区域的硅反应形成一第一硅化金属层，其具有一第一金属原子百分比。接着于金属层上沉积一氮化钛层。再于氮化钛层上沉积一介电盖层。再进行退火制作工艺，将第一硅化金属层转变成具有一第二金属原子百分比的一第二硅化金属层，其中该第二金属原子百分比小于该第一金属原子百分比。

半导体存储元件的制造方法及该元件-201910783775.3
发明人：钟定邦;徐尉芯;张皓宇;应宗桦 -专利权人：福建省晋华集成电路有限公司
申请日： 2019-08-23 - 公布日： 2019-11-22 - 主分类号： H01L27/108
摘要：本申请公开了一种半导体存储元件的制造方法及该元件，属于半导体技术领域。所述方法包括：在衬底上形成位线结构以及所述位线结构周侧的沟槽；在衬底和位线结构表面沉积第一隔离层，第一隔离层包括氮化硅和碳氮化硅；通过湿法刻蚀工艺对第一隔离层进行减薄处理；在衬底和所述位线结构表面形成第二隔离层；在沟槽内填充第三隔离层；在位线结构表面的第二隔离层上形成第四隔离层。本申请通过在第一隔离层的材料中增加碳氮化硅，从而降低了由于磷酸与不同位置的氮化硅反应率不同所导致的第一隔离层表面不平整的问题，在一定程度上增加了减薄后的第一隔离层的平整度，从而在一定程度上增加了位线结构的平整度。

用以避免列锤击问题的半导体结构及其制作方法-201710351696.6
发明人：蔡志杰;陈品宏;陈姿洁;郑存闵;陈意维;黄信富;许启茂;邹世芳 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-05-18 - 公布日： 2019-11-19 - 主分类号： H01L27/108
摘要：本发明公开一种用于避免列锤击问题的半导体结构及其制作方法，其结构中包含一沟槽，其内共形地形成有栅极介电层、N型功函数金属层、氮化钛层，以及一埋入式字符线填入该沟槽。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体器件及制造其的方法在审

专利文献下载