[发明专利]字线电压的施加方法、装置、电子设备和存储介质在审
申请号: | 201810668437.0 | 申请日: | 2018-06-26 |
公开(公告)号: | CN110648709A | 公开(公告)日: | 2020-01-03 |
发明(设计)人: | 贺元魁;潘荣华;吴波 | 申请(专利权)人: | 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司 |
主分类号: | G11C16/08 | 分类号: | G11C16/08 |
代理公司: | 11332 北京品源专利代理有限公司 | 代理人: | 孟金喆 |
地址: | 100083 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;读取并校验所述数据。本发明实施例的技术方案解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。 | ||
搜索关键词: | 读取 校验数据 写入数据 字线 选中 读取电压 工作电压 写入电压 字线电压 校验 施加 功耗 字块 存储器 存储介质 电压切换 电子设备 方案解决 技术缺陷 数据读取 | ||
【主权项】:
1.一种字线电压的施加方法,其特征在于,包括:/n在对当前字块中的选中字线写入数据之后,在对所述数据读取校验之前,将对所述选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对所述当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;/n读取并校验所述数据;/n其中,所述第一写入电压转变为所述第一读取电压的过程中,所述第一工作电压均大于0V;所述第二写入电压转变为所述第二读取电压的过程中,所述第二工作电压均大于0V。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司;合肥格易集成电路有限公司,未经北京兆易创新科技股份有限公司;合肥格易集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810668437.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 非易失性存储装置及其编程方法-201810857487.3
- 姜相求 - 三星电子株式会社
- 2018-07-31 - 2020-02-11 - G11C16/08
- 提供了一种非易失性存储装置及其编程方法。所述编程方法包括:将第一编程电压施加到选择的字线;将验证电压施加到选择的字线以验证存储器单元的编程状态;基于验证结果,将第一位线电压施加到与存储器单元中的第一存储器单元连接的第一位线,将编程禁止电压施加到与存储器单元中的第二存储器单元连接的第二位线,将第二编程电压施加到选择的字线。第一位线电压高于地电压且低于编程禁止电压。基于操作温度、执行的编程循环的次数、包括存储器单元的存储器块的编程/擦除循环的次数和存储器块的物理特性中的至少一种对第一位线电压进行补偿。
- 半导体存储装置-201610141767.5
- 前嶋洋 - 东芝存储器株式会社
- 2016-03-11 - 2020-02-11 - G11C16/08
- 本发明的实施方式提供一种能够提高动作速度的半导体存储装置。实施方式的半导体存储装置(1)包括:能够保持数据的存储元、电连接在存储元的栅极的字线(WL)、及以及电连接在存储元的一端的源极线(CELSRC),在存储元的读出动作中,对源极线(CELSRC)在第一阈值的判定时施加第一电压,在第二阈值的判定时施加与所述第一电压不同的第二电压,且对字线(WL)在第一及第二阈值的判定时施加第三电压。
- 将存储器单元用作源极线下拉电路的闪速存储器系统-201510647190.0
- H·V·特兰;白宁;Q·饶;P·哈扎维;余启文 - 硅存储技术公司
- 2015-09-11 - 2020-02-07 - G11C16/08
- 本发明涉及将伪存储器单元用作源极线下拉电路的闪速存储器装置。具体地,提供一种闪速存储器系统,包括:闪速存储器单元,包括第一源极线和位线;伪闪速存储器单元,包括耦合到所述第一源极线的第二源极线以及伪位线,其中所述第二源极线在所述闪速存储器单元处于读模式或擦除模式时经由所述伪位线耦合到地,以及在所述闪速存储器单元处于编程模式时经由所述伪位线耦合到电压源。
- 存储系统和数据写入方法-201910998824.5
- 阿部健一;白川政信;吉田瑞穗;二山拓也 - 东芝存储器株式会社
- 2013-12-18 - 2020-02-04 - G11C16/08
- 实施方式涉及存储系统和数据写入方法。存储系统包括:存储装置,包括设置在半导体基板的上方的第一串单元和第二串单元;和控制器,控制存储装置;第一串单元包括:连接于位线的第一晶体管、连接于源线的第二晶体管、以及在第一晶体管与第二晶体管之间串联连接的多个存储单元;第二串单元包括:连接于位线的第三晶体管、连接于源线的第四晶体管、以及在第三晶体管与第四晶体管之间串联连接的多个存储单元;第一晶体管的栅连接于第一选择线,第三晶体管的栅连接于第二选择线,第一选择线和第二选择线被独立地控制,第一串单元中的多个存储单元包括第一存储单元和第二存储单元,第二串单元中的多个存储单元包括第三存储单元和第四存储单元。
- 半导体存储装置及存储系统-201610102389.X
- 越智悠介;白川政信 - 东芝存储器株式会社
- 2016-02-24 - 2020-01-24 - G11C16/08
- 本发明的实施方式提供一种能够提高读出动作的可靠性的半导体存储装置及存储系统。在实施方式的半导体存储装置中,共通连接于第1字线(WL)的第1至第3存储单元晶体管(MT)分别经由第1至第3位线(BL)而连接于第1至第3读出放大器单元(SAU)。连接于相邻的第1与第2存储单元晶体管(MT)的第1及第2读出放大器单元(SAU)共通连接于第1信号线(IO),并以不同的周期进行数据的输入输出,第3读出放大器单元(SAU)连接于第2信号线(IO),并以与第1读出放大器单元相同的周期进行数据的输入输出。
- 一种控制编程噪声的方法和装置-201910832922.1
- 李琪 - 合肥格易集成电路有限公司;北京兆易创新科技股份有限公司;上海格易电子有限公司
- 2019-09-04 - 2020-01-21 - G11C16/08
- 本发明提供了一种控制编程噪声的方法。所述方法包括:对所述Nand flash存储器中存储链与其所处的位线之间的选通管施加第一预设电压,使得选通管导通,在选通管导通的情况下,对Nand flash存储器中存储链所处的位线施加第二预设电压,其中,通过施加第二预设电压,使得Nand flash存储器中存储链的沟道电压从0变为第一初始电压。本发明在预备编程的阶段使得不需要编程的存储链的沟道电压变高,就可以使得在编程的过程中不需要编程的存储单元的浮栅与沟道之间的电压差变得更低,消除了编程过程中引入的编程噪声,提高了Nand Flash的读取精度。
- 半导体存储装置及存储系统-201610101758.3
- 车野敏文;白川政信;原德正 - 东芝存储器株式会社
- 2016-02-24 - 2020-01-21 - G11C16/08
- 本发明的实施方式提供一种能够有效率地修复不良的半导体存储装置及存储系统。实施方式的半导体存储装置具备第1及第2区块(正常BLK及A型BLK)、以及行控制电路(120、130)。行控制电路(120、130)对第1区块以第1模式进行控制,对第2区块以第2模式进行控制。第1及第2区块分别具备第1至第3字线(WLn+1、WLn-1、WLn)。行控制电路(120、130)在第1模式下选择第3字线(WLn),将第1及第2字线这两者(WLn+1、WLn-1)设为非选择。进而,在第2模式下,选择第1及第3字线这两者(WLn和WLn+1),将第2字线(WLn-1)设为非选择。
- 对可擦除可编程只读存储器进行三维寻址-201480074342.6
- B·B·吴;H·R·戈伊 - 惠普发展公司;有限责任合伙企业
- 2014-01-31 - 2020-01-17 - G11C16/08
- 对可擦除可编程只读存储器(EPROM)的三维寻址可以包括多个EPROM存储体、多个移位寄存器、行选择数据信号、列选择数据信号以及存储体选择数据信号。
- 非易失性存储器装置和在其内部传输数据的方法-201910553134.9
- 李润烈;韩煜基 - 三星电子株式会社
- 2019-06-25 - 2020-01-10 - G11C16/08
- 提供了一种非易失性存储器装置和在其内部传输数据的方法,所述非易失性存储器装置包括竖直地堆叠在下半导体层上的上半导体层。上半导体层包括第一存储器组,第一存储器组与第二存储器组在第一水平方向上被分隔区域分隔开,下半导体层包括旁路电路,旁路电路位于分隔区域的至少一部分的下面并且被构造为选择性地将第一存储器组的第一位线与第二存储器组的第二位线连接。
- 字线电压的施加方法、装置、电子设备和存储介质-201810668437.0
- 贺元魁;潘荣华;吴波 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2018-06-26 - 2020-01-03 - G11C16/08
- 本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:在对当前字块中的选中字线写入数据之后,在对数据读取校验之前,将对选中字线的栅极所施加的第一工作电压由第一写入电压转变为第一读取电压,将对当前字块中的非选中字线的栅极所施加的第二工作电压由第二写入电压转变为第二读取电压;读取并校验所述数据。本发明实施例的技术方案解决了从写入数据操作转变为读取校验数据操作的过程中,现有的字线电压的切换方式导致存储器的功耗大幅增加的技术缺陷,实现了降低从写入数据操作转变为读取校验数据操作的过程中的电压切换所带来的功耗,还可以减少读取校验数据操作所需的时间。
- 字线电压的施加方法、装置、电子设备和存储介质-201810668453.X
- 贺元魁;潘荣华;程学珍 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2018-06-26 - 2020-01-03 - G11C16/08
- 本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:接收数据操作指令;如果数据操作指令对应的操作类型为读取数据或写入数据,则获取与操作类型匹配的待处理字线对应的预加电压;对待处理字线的栅极施加设定时间的预加电压之后,对选中字线的栅极以及数据操作指令对应的非选中字线的栅极施加各自对应的工作电压,以读取或写入与数据操作指令对应的数据。本发明实施例的技术方案解决了现有技术中存储器进行数据读取和数据写入操作时,选中字线以及与其相邻的两根字线之间的电压耦合现象较为严重的技术缺陷,实现了减弱选中字线以及与其相邻的两根字线之间的电压耦合现象,提高了存储器的数据存储准确度。
- 字线电压的施加方法、装置、电子设备和存储介质-201810669076.1
- 贺元魁;潘荣华;李卫 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2018-06-26 - 2020-01-03 - G11C16/08
- 本发明实施例公开了一种字线电压的施加方法、装置、电子设备和存储介质。所述方法包括:当读取数据或写入数据时,从选中字线、未选中字线及漏极选通字线的栅极中选取与操作类型匹配的一个或两个栅极作为待处理栅极;据操作类型获取待处理栅极对应的第一初始电压和第一目标电压,选中字线、未选中字线和漏极选通字线的栅极中非待处理栅极分别对应的第二目标电压;对待处理栅极施加设定时间的第一初始电压后,对待处理栅极施加第一目标电压,对非待处理栅极施加第二目标电压。本发明实施例的技术方案实现了减弱存储器在写入数据和读取数据时的program disturb以及read disturb现象,降低了存储器存储数据的出错率。
- 非易失性存储装置、微型计算机和电子设备-201910536351.7
- 宫崎竹志;正田真树;长谷川崇 - 精工爱普生株式会社
- 2019-06-20 - 2019-12-31 - G11C16/08
- 非易失性存储装置、微型计算机和电子设备。能够实现电路的小面积化等并应对EEPROM和闪存双方的用途。非易失性存储装置(10)包含:第1存储器单元阵列(MA1),其配置有非易失性的多个存储器单元;第1驱动器电路(DRC1);第1读写电路(RWC1),其进行数据的写入和读出;第2存储器单元阵列(MA2),其配置有与第1存储器单元阵列的多个存储器单元相同构造的非易失性的多个存储器单元;第2驱动器电路(DRC2);以及第2读写电路(RWC2),其进行数据的写入和读出。第1驱动器电路(DRC1)对第1存储器单元阵列(MA1)进行字节单位的擦除动作,第2驱动器电路(DRC2)对第2存储器单元阵列(MA2)进行比字节单位大的块单位的擦除动作。
- 半导体装置的控制电路及其方法-201510688261.1
- 伊藤伸彦 - 力晶积成电子制造股份有限公司
- 2015-10-22 - 2019-12-31 - G11C16/08
- 在半导体装置中,有别于传统技术,当重置指令(reset command)被输入时,该重置指令可以借助一简单的方法以及电路在短期间内执行。半导体装置的控制电路(control circuit)适用于控制时钟产生器(clock generator),以产生可变频的系统时钟(system clock)。其中,在正常操作模式的半导体装置,是由控制电路根据重置指令改变系统时钟的频率,由第一频率改变为第二频率,其中第二频率高于第一频率,并且对半导体装置执行中断程序(interrupt process),以从正常操作模式(normal operating)进入重置时序模式(reset sequence mode)。
- 一种用于共源架构嵌入式闪存的字线驱动电路及其方法-201610584970.X
- 黄珊;金建明 - 上海华力微电子有限公司
- 2016-07-22 - 2019-12-24 - G11C16/08
- 本发明公开了一种用于共源架构嵌入式闪存的字线驱动电路及其方法,该电路包括:行地址译码器,用于进行行地址译码;电平位移电路,用于将该行地址译码器输出的高低电平转换为字线驱动电路工作电压下的高低电平;第一缓冲器,用于隔离该电平位移电路与输出缓冲器;输出缓冲器,用于产生该嵌入式闪存所需的字线电压,通过本发明,不仅能够实现CSL结构EFLASH的WL驱动电路功能,而且面积消耗小。
- 断电/掉电存储器控制器-201910323086.4
- L·德桑蒂斯;T·瓦利;L·努比莱;R·卡尔迪纳利;M·L·加莱塞;C·拉塔罗 - 英特尔公司
- 2019-04-22 - 2019-11-29 - G11C16/08
- 本公开的实施例可以涉及一种存储器控制器,其可以包括主控制器,用于当在第一电压范围中操作时,在第一时间段期间开始非易失性存储器存储装置的掉电,其中主控制器用于响应于电压电平低于预定阈值的指示,开始非易失性存储器的断电;以及序列发生器,用于当在低于第一电压范围的第二电压范围内操作时,在第二时间段期间继续存储器存储装置的断电。在一些实施例中,定序器可以包括状态机,用于执行放电序列,其中状态机包括微动作输出,以至少部分地基于状态机的当前状态将微动作命令输出到存储器存储。可以描述和/或要求保护其他实施例。
- 专利分类