[发明专利]基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法

摘要

本发明公开了一种基于忆阻器非实质蕴涵的编、译码电路的操作方法，其利用非实质蕴涵“非‑与”式特点结合编码和译码逻辑表达式，通过几步非实质蕴涵操作，从而可在输出单元上检测到编码或译码结果。本发明是纯忆阻实现方式，不再借助MOS管，电路整体结构更加简单，功耗更低，体积更小；并且忆阻器具有良好的非易失性，能将存储和运算相结合，有望突破传统冯.诺依曼体系架构的瓶颈。同时由于非实质蕴涵能够级联操作，从而可将该编码和译码逻辑功能扩展至交叉阵列中，使得大规模编码和译码操作成为可能，实际生产过程中的操作效率大幅度提升，提高了操作的灵活性，同时所需的芯片体积相较于传统结构要小很多。

主权项

1.一种基于忆阻器非实质蕴涵逻辑的编码电路，其特征在于，包括：第一忆阻器E1、第二忆阻器E2、第三忆阻器E3、第四忆阻器E4、第五忆阻器E5、第六忆阻器E6、第七忆阻器E7、第八忆阻器E8和第一分压电阻RG；所述第一忆阻器E1的第一端、所述第二忆阻器E2的第一端、所述第三忆阻器E3的第一端、所述第四忆阻器E4的第一端、所述第五忆阻器E5的第一端、所述第六忆阻器E6的第一端、所述第七忆阻器E7的第一端和所述第八忆阻器E8的第一端分别用于接收外部的输入电压；所述第一忆阻器E1的第二端、所述第二忆阻器E2的第二端、所述第三忆阻器E3的第二端、所述第四忆阻器E4的第二端、所述第五忆阻器E5的第二端、所述第六忆阻器E6的第二端、所述第七忆阻器E7的第二端和所述第八忆阻器E8的第二端均与所述第一分压电阻RG的一端相连，第一分压电阻RG的另一端接地。