[发明专利]一种基于FPGA的激光雷达多脉冲时间间隔测量系统在审

专利信息
申请号: 201810612326.8 申请日: 2018-06-14
公开(公告)号: CN110609463A 公开(公告)日: 2019-12-24
发明(设计)人: 唐义;王军 申请(专利权)人: 唐义
主分类号: G04F10/00 分类号: G04F10/00
代理公司: 暂无信息 代理人: 暂无信息
地址: 100081 北京市海淀区中关*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种基于FPGA的激光雷达多脉冲时间间隔测量系统,包含控制单元和计时单元两部分;控制单元与外部主机通信,并对计时单元进行控制;计时单元包括门控信号生成模块,时刻鉴别模块,和延时链抽头型TDC。门控信号生成模块将起始信号start和终止信号stop合并成能被TDC正确测量的多脉冲信号gate,将其输入到TDC延时链中,TDC的第一级锁存单元连接到时刻鉴别单元,用于寻找gate信号的第一个上升沿和所有下降沿,并将对应的TDC结果保存。本发明能够使用单一TDC完成激光雷达中多个脉冲时间间隔的测量,大大节约了FPGA的资源占用和外部电路的规模。
搜索关键词: 计时单元 激光雷达 门控信号 生成模块 延时链 测量 脉冲时间间隔 时间间隔测量 多脉冲信号 抽头 鉴别单元 鉴别模块 结果保存 起始信号 锁存单元 外部电路 外部主机 终止信号 资源占用 第一级 多脉冲 上升沿 下降沿 合并 节约 通信
【主权项】:
1.一种基于FPGA的激光雷达多脉冲时间间隔测量系统,其特征在于,控制单元和计时单元两部分;/n控制单元与外部主机通信,并对计时单元进行控制;控制单元包括配置寄存器,状态寄存器,结果寄存器和测量控制状态机;/n计时单元包括门控信号生成模块,时刻鉴别模块,和延时链抽头型TDC。门控信号生成模块将起始信号start和多个回波脉冲的终止信号stop合并成能被TDC正确编码的待测信号gate;时刻鉴别模块用于提取起始时刻和每一个结束时刻,并将此时TDC的结果存入结果寄存器。延时链抽头型TDC对输入信号的脉宽进行测量。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于唐义,未经唐义许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810612326.8/,转载请声明来源钻瓜专利网。

同类专利
  • 一种应用于SPAD探测器的时间数字转换电路-201810827996.1
  • 毛成;卜晓峰;孔祥顺;吴俊辉 - 苏州超锐微电子有限公司
  • 2018-07-25 - 2020-02-07 - G04F10/00
  • 本发明公开了一种应用于SPAD探测器的时间数字转换电路,采用一系列缓冲器和D触发器,通过游标卡尺原理,实现时间信号到数字信号的转换功能。所述时间数字转换电路中,start信号和stop信号分别在两条延迟速度不同的延时链上传输,经过缓冲器传输后的每一级start信号连接一个D触发器的输入端D端,经过缓冲器传输后的每一级stop信号连接对应的D触发器的时钟输入端,D触发器的输出端Q端即为数字信号输出端。
  • 一种应用于SPAD探测器的环形时间数字转换电路-201810827997.6
  • 毛成;卜晓峰;孔祥顺;吴俊辉 - 苏州超锐微电子有限公司
  • 2018-07-25 - 2020-02-07 - G04F10/00
  • 本发明公开了一种应用于SPAD探测器的环形时间数字转换电路,采用缓冲器做延时环,整个延时环的延时周期为一级粗计数,由计数器记录其周期数;采用一系列D触发器,每个D触发器输入端接应延时环上对应缓冲器的输出,D触发器的时钟信号输入端接stop信号,输出端接编码器,所述系列D触发器为二级细计数,编码器输出细计数时间对应的数字信号。所述一级粗计数与二级细计数共同作用,将时间信息转化为数字信息。
  • 一种时间提示方法和装置-201810230987.4
  • 田婷;张联培 - 联想(北京)有限公司
  • 2018-03-20 - 2020-01-31 - G04F10/00
  • 本申请公开了一种时间提示方法和装置。其中所述时间提示方法包括:获取预设参数的测量值;判断所述测量值是否在预设范围内;如果不在所述预设范围内,则接通计时电路;获得计时电路中时变器件的时变状态,以使根据时变器件的时变状态与预知时变时长的对应关系获得计时区间值;所述计时电路,至少包括一个时变器件;且当时变器件数量超过一个时,每个时变器件的预知时变时长不同。本申请利用简单的计时电路中的时变器件的特性实现超限计时的目的。无需智能控制芯片,设计简单,节省成本。
  • 自校准时间-数字转换器集成电路-201910620407.7
  • 殷勤;周国煜;叶尚府;赵亦平;李其霖 - 台湾积体电路制造股份有限公司
  • 2019-07-10 - 2020-01-21 - G04F10/00
  • 本发明公开一种用于基于单光子雪崩二极管(SPAD)的深度感测的自校准时间‑数字转换器(TDC)集成电路。电路包含:SPAD矩阵,具有多个以m行和n列布置的SPAD像素,SPAD像素的每一列中的SPAD像素由列总线连接;全域延迟锁相环(DLL)单元,具有n个缓冲器和n个时钟信号;以及图像信号处理单元,用于从列TDC阵列接收图像信号。电路还可包含:行控制单元,配置成针对传输信号启用每一行中的一个SPAD像素;循环n路复用器,用于在全域DLL单元中循环复用n个时钟信号;列TDC阵列,具有n个TDC,每一TDC更包括计数器和锁存器,每一TDC的锁存器连接到用于循环复用的循环n路复用器。
  • 基于SOC的多通道高精度大量程时间数字转换器-201911086506.8
  • 张孟翟;王华闯;刘博 - 中国科学院光电技术研究所
  • 2019-11-08 - 2020-01-17 - G04F10/00
  • 本发明公开了一种基于SOC的多通道高精度大量程时间数字转换器,属于高精度时间间隔测量领域,包括ARM处理器及FPGA芯片,在FPGA内包含延迟链模块、编码器模块、查找表模块、环形振荡器模块、频率计数器模块、粗计数模块。基于SOC的多通道高精度大量程时间数字转换器,即可以实现多通道高精度大量程计时又可以实时显示测量数据,与传统的高精度时间间隔测量相比,在实时性处理、实现更快的数据处理能力、提高时间数字转换器的性能具有明显的优势。基于SOC的多通道高精度大量程时间数字转换器极大地提高了计时精度,对激光雷达测距具有一定的实用价值,对开展相关技术研究,具有一定的参考价值。
  • 一种高精度多通道的时间数字转换器-201810835353.1
  • 谢生;杜永超;毛陆虹 - 天津大学
  • 2018-07-26 - 2020-01-17 - G04F10/00
  • 本发明公开了一种高精度多通道的时间数字转换器(Time‑to‑Digital Converter,TDC),所述时间数字转换器采用两级结构;第一级结构采用基于超前进位加法器的脉冲计数型时间数字转换器,用于实现高工作频率和大动态范围;第二级结构采用基于压控差分延时单元、以及真单相时钟触发器的多通道时间数字转换器,所述第二级结构用于提高测量精度,减小测量误差。该产品利用两级测量的原理,兼顾了动态范围和分辨率。在第二级TDC中使用了压控差分反相器和真单相时钟触发器(True single phase clocked,TSPC),保证了系统良好的线性度和低的出错率,同时整体架构采用了三通道结构,使单条延时链的长度减小了2/3,不确定度降低43%,有效地提高了系统的性能。
  • 一种高线性度多通道抽头延时线时间数字转换器-201810713212.2
  • 陈昊昌;李大卫 - 陈昊昌;李大卫
  • 2018-07-02 - 2020-01-10 - G04F10/00
  • 本发明公开了一种基于抽头延时线的高精度多通道时间数字转换器(TDC)设计方案。该发明首次提出了次级延时性平均结构,抽头时序测试方法,补偿计数架构和混合式非线性校准技术以提高TDC的线性度并解决气泡和missing‑code现象,通过对累积非线性和bin‑width误差进行校正,显著提高了TDC的线型度。本发明在保持较低的逻辑资源消耗上在FPGA和ASIC等平台上实现多通道设计。在20nm的FPGA芯片上,时间分辨率可达5皮秒,线性度较传统设计显著提高。并在单芯片上实现了96通道的TDC阵列。本发明克服了限制TDC测量性能的非线性问题并通过多种创新方法实现多通道设计,极大提高了TDC的应用价值。
  • 一种基于FPGA进位链的Vernier型TDC电路-201610574193.0
  • 崔珂;朱日宏;任仲杰 - 南京理工大学
  • 2016-07-20 - 2020-01-03 - G04F10/00
  • 本发明公开了一种基于FPGA进位链的Vernier型TDC电路,包括粗计数单元、单步Vernier细计数单元、时钟抽取单元和时间戳组合单元:粗计数单元用于产生时间戳结果中的粗计数部分;单步Vernier细计数单元用产生时间戳结果中的细计数部分,单步Vernier细计数单元中的慢、快延迟线分别是只包含2个等效基本延迟单元和1个等效基本延迟单元的环路结构;时钟抽取单元用于寻找和搜索时间上出现于被测信号后且距离其最近的粗时钟信号;时间戳组合单元用于组合输出完整的时间戳结果。本发明克服了现有技术中由于使用大量宽度分布不均匀的延迟单元而导致的非线性误差较大的问题,显著提高了TDC的测量精度。
  • 用于校准数字到时间转换器(DTC)的系统和方法-201611037216.0
  • A·本-巴萨特;A·拉维;O·德加尼 - 英特尔IP公司
  • 2016-11-23 - 2019-12-31 - G04F10/00
  • 本发明提供一种用于校准数字到时间转换器(DTC)的系统,其包括:第一DTC,被配置为接收第一数字输入代码并生成第一DTC输出信号;以及第二DTC,被配置为接收第二数字输入代码并生成第二DTC输出信号。另外,该系统还包括:延迟电路,被配置为向第一DTC输出信号施加第一延迟以生成第一延迟DTC输出信号;以及相位检测器电路,被配置为确定第一延迟DTC输出信号与第二DTC输出信号之间的相位差,由此生成相位检测器输出。此外,该系统包括校准电路,其被配置为基于搜索算法将第一DTC的第一数字输入代码调整为使相位检测器输出最小化的经调整的第一代码。
  • 一种新型的时间数字转化器-201810065618.4
  • 王岩 - 晶晨半导体(上海)股份有限公司
  • 2018-05-02 - 2019-12-31 - G04F10/00
  • 本发明涉及通讯技术领域,尤其涉及一种新型的时间数字转化器,包括:极性检测模块;时间数字转换模块,包括数字编码单元、环震使能单元、依次串联形成闭合环路的多级的差分延时单元以及多个触发器单元;每个差分延时单元包括第一输入端、第二输入端、第一输出端和第二输出端;每个差分延时单元的第一输出端和第二输出端输出的是互补的差分信号;能够明显改善反相器上升下降时间和触发器采样的不匹配,使得进入触发器单元的信号为相位互补的信号,进而提高数字转换的线性度。
  • 一种基于单片机的定时器-201920621646.X
  • 石友彬;陈春雷;王慧;李帅帅;李捷;唐桂莲;曾俊文;陈仲成 - 广东海洋大学
  • 2019-05-05 - 2019-12-27 - G04F10/00
  • 一种基于单片机的定时器,设置有单片机电路、译码器电路、按键电路、显示电路和报警电路,单片机电路分别与译码器电路、按键电路、显示电路和报警电路连接,译码器电路还与显示电路连接。该基于单片机的定时器具有具有时间提示的优点。同时该基于单片机的定时器使用常见的芯片U1、各电路及各电路元器件的连接简单,所以该定时器具有电路简单和成本较低优点。同时该基于单片机的定时器具有准确度高优点。
  • 一种基于FPGA的激光雷达多脉冲时间间隔测量系统-201810612326.8
  • 唐义;王军 - 唐义
  • 2018-06-14 - 2019-12-24 - G04F10/00
  • 本发明公开一种基于FPGA的激光雷达多脉冲时间间隔测量系统,包含控制单元和计时单元两部分;控制单元与外部主机通信,并对计时单元进行控制;计时单元包括门控信号生成模块,时刻鉴别模块,和延时链抽头型TDC。门控信号生成模块将起始信号start和终止信号stop合并成能被TDC正确测量的多脉冲信号gate,将其输入到TDC延时链中,TDC的第一级锁存单元连接到时刻鉴别单元,用于寻找gate信号的第一个上升沿和所有下降沿,并将对应的TDC结果保存。本发明能够使用单一TDC完成激光雷达中多个脉冲时间间隔的测量,大大节约了FPGA的资源占用和外部电路的规模。
  • 多通道时间数字转换器和光电探测装置-201920720513.8
  • 张玺;徐青;王麟;谢庆国 - 湖北京邦科技有限公司
  • 2019-05-17 - 2019-12-20 - G04F10/00
  • 本实用新型公开了多通道时间数字转换器和光电探测装置,该多通道时间数字转换器可以包括多个计时通道,并且每个计时通道均包括:用于接收待测时间信号的第一输入端、用于接收参考电压信号的第二输入端、用于接收参考时钟信号的第三输入端、以及用于输出通过根据所述参考电压信号和所述参考时钟信号对所述待测时间信号进行测量而得到的时间戳的时间戳输出端,其中,多个所述计时通道的所述第二输入端之间相互并联。通过利用本实用新型提供的多通道时间数字转换器,可以减少所占用的芯片面积,提高时间测量精度。
  • 时间寄存器-201580075347.5
  • 吴影;罗伯特·斯达世斯基;毛懿鸿 - 华为技术有限公司
  • 2015-02-03 - 2019-12-06 - G04F10/00
  • 一种时间寄存器(300)包含:耦合到一对输入时钟(IN1、IN2)的一对输入(345、346);用于产生一对电平信号(VC1、VC2)的一对三态逆变器(301、302);以及耦合到所述电平信号(VC1、VC2)用于产生一对输出时钟(OUT1、OUT2)的一对输出(347、348),其中所述三态逆变器(301、302)响应于一对状态信号(S1、S2)和所述对输入时钟(IN1、IN2),用于保持所述电平信号(VC1、VC2)或使所述电平信号(VC1、VC2)放电。
  • 一种多通道时间间隔测量系统-201810441178.8
  • 刘园园 - 刘园园
  • 2018-05-10 - 2019-11-19 - G04F10/00
  • 本发明公开了一种多通道时间间隔测量系统,包括单片机核心控制单元、接口BNC、恒温晶振、SPI串行接口及系统总线,其特征在于:还包括时间间隔测试单元;所述接口BNC与时间间隔测试单元的输入端相连,时间间隔测试单元的输出端通过SPI总线与单片机核心控制单元相连;所述时间间隔测试单元由FPGA模块与至少1个的TDC模块组成,所述FPGA模块的第二输出端与TDC模块的第二输入端相连,所述FPGA模块的第一输出端、TDC模块的第一输出端与单片机核心控制单元通过SPI总线相连。本发明具有多功能、多通道、大量程的时间间隔测量技术效果,满足时间间隔测量应用领域新的需要,多功能的测量使得测试更加方便,多通道的测量使得测量方法更有效率。
  • 低抖动时钟信号的时间幅度调制数字域表示方法-201610810646.5
  • 宋茂忠;宋纪康 - 南京航空航天大学
  • 2016-09-05 - 2019-11-19 - G04F10/00
  • 本发明公开了一种时钟信号的时间幅度调制数字域表示方法,它不同于一般的波形域或时序关系来表示的时钟,而是通过数字域的数据结构序列,来表示时钟每个周期的前沿到达时刻、后沿到达时刻、正半周长度和负半周长度参数,在前沿和后沿的到达时刻表示中,利用两个固定间隔样本幅度来表示时钟信号前沿或后沿的分数到达时刻,将分数到达时刻的采样量化转化为样本幅值的量化,实现了时钟前沿或后沿到达时刻的时间幅度调制数字序列表示,为低抖动时钟信号的数字产生、传输、同步和数字处理提供了方便。
  • 单相位点电路的装置和方法-201710019444.3
  • S·M·比库伊 - 美国亚德诺半导体公司
  • 2017-01-12 - 2019-11-15 - G04F10/00
  • 本文提供了用于单相点电路的装置和方法。在某些实施方式中,单相点电路响应于单相时钟信号的时钟边沿将点从输入传播到输出。单相点电路保持该点大约一个时钟周期,从而相对于保持大约半个时钟周期的点的多相点电路提供更高的最大工作频率。两个或更多个单相点电路可以在环中电连接以作为点分离器操作。单相点电路可以用于响应于时钟边缘将使用一个或零表示的点从一个点电路前进到下一个。在某些实现中,随着光点前进,单相点电路经由反馈元件从其输入清除该点。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top