[发明专利]半导体元件及其制作方法有效

专利信息
申请号: 201810582040.X 申请日: 2018-06-07
公开(公告)号: CN110581103B 公开(公告)日: 2022-04-12
发明(设计)人: 吴柏翰;李甫哲;蔡建成;刘姿岑;吕文杰 申请(专利权)人: 联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号: H01L21/8242 分类号: H01L21/8242;H01L27/108
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种半导体元件及其制作方法,该制作半导体元件的方法为,主要先形成一第一位线结构于一基底上,然后形成一第一间隙壁于第一位线结构旁,形成一层间介电层于第一间隙壁旁,去除部分层间介电层以及部分第一间隙壁并暴露出第一位线结构侧壁,之后再形成一第一存储节点接触隔离结构于第一位线结构旁,其中第一存储节点接触隔离结构直接接触第一位线结构以及第一间隙壁。
搜索关键词: 半导体 元件 及其 制作方法
【主权项】:
1.一种制作半导体元件的方法,其特征在于,包含:/n形成一第一位线结构于一基底上;/n形成一第一间隙壁于该第一位线结构旁;/n形成一层间介电层于该第一间隙壁旁;/n去除部分该层间介电层以及部分该第一间隙壁并暴露出该第一位线结构侧壁;以及/n形成一第一存储节点接触隔离结构于该第一位线结构旁,其中该第一存储节点接触隔离结构直接接触该第一位线结构以及该第一间隙壁。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810582040.X/,转载请声明来源钻瓜专利网。

同类专利
  • 形成微电子装置的方法以及相关微电子装置和电子系统-202210749754.1
  • F·A·席赛克-艾吉;K·R·帕雷克 - 美光科技公司
  • 2022-06-28 - 2022-12-30 - H01L21/8242
  • 本申请涉及形成微电子装置的方法,以及相关微电子装置和电子系统。一种形成微电子装置的方法包括形成微电子装置结构组件,其包括存储器单元、耦合到存储器单元的数字线、耦合到数字线的接触结构、耦合到存储器单元的字线、耦合到字线的额外接触结构,以及包围接触结构和额外接触结构并上覆于存储器单元的隔离材料。形成额外微电子装置结构组件,并且其包括控制逻辑装置、耦合到控制逻辑装置的另外的接触结构,以及包围另外的接触结构并上覆于控制逻辑装置的额外隔离材料。通过将额外隔离材料键合到隔离材料,并通过将另外的接触结构键合到接触结构和额外接触结构,将额外微电子装置结构组件附接到微电子装置结构组件。
  • 形成微电子装置的方法以及相关的微电子装置和电子系统-202210749791.2
  • F·A·席赛克-艾吉;K·R·帕雷克;B·D·巴里 - 美光科技公司
  • 2022-06-28 - 2022-12-30 - H01L21/8242
  • 本申请案涉及形成微电子装置的方法以及相关的微电子装置和电子系统。一种形成微电子装置的方法包括形成第一微电子装置结构,所述第一微电子装置结构包括第一半导体结构、包含至少部分地位于所述第一半导体结构上的晶体管的控制逻辑电路系统,以及覆盖所述第一半导体结构和所述控制逻辑电路系统的第一隔离材料。形成包括第二半导体结构和处于所述第二半导体结构上方的第二隔离材料的第二微电子装置结构。将所述第二微电子装置结构的所述第二隔离材料接合到所述第一微电子装置结构的所述第一隔离材料以将所述第二微电子装置结构附接到所述第一微电子装置结构。在将所述第二微电子装置结构附接到所述第一微电子装置结构之后,形成包括所述第二半导体结构的部分的存储器单元。
  • 形成微电子装置的方法以及相关的微电子装置和电子系统-202210759624.6
  • F·A·席赛克-艾吉 - 美光科技公司
  • 2022-06-29 - 2022-12-30 - H01L21/8242
  • 本申请涉及形成微电子装置的方法以及相关的微电子装置和电子系统。一种形成微电子装置的方法包括:形成第一微电子装置结构,所述第一微电子装置结构包括第一半导体结构、至少部分地覆盖在所述第一半导体结构上面的控制逻辑电路、在所述控制逻辑电路上方并且与所述控制逻辑电路电连通的第一后段工艺BEOL结构,以及覆盖所述控制逻辑电路和所述第一BEOL结构的第一隔离材料。第二微电子装置结构接合在所述第一BEOL结构上方以形成第一组件。所述第一组件被竖直地倒置。包括第二半导体结构的第三微电子装置结构接合在竖直倒置的第一组件上方以形成第二组件。在形成所述第二组件之后形成包括所述第二半导体结构的部分的存储器单元。第二BEOL结构形成在所述存储器单元上方。
  • 位线屏蔽结构的制备方法及存储器-202211276629.X
  • 华文宇;张帜;蓝天 - 芯盟科技有限公司
  • 2022-10-17 - 2022-12-30 - H01L21/8242
  • 本发明提供了一种位线屏蔽结构的制备方法及存储器。所述制备方法包括:提供一基底,所述基底的第一端包括多条沿第一方向排列的位线;沿所述位线两侧刻蚀所述基底,暴露出所述位线的两侧壁;在所述基底的第一端形成第一氧化层,所述第一氧化层包覆所述位线、并在相邻两位线之间存在间隙;在所述第一氧化层远离所述基底的一侧形成屏蔽层,所述屏蔽层覆盖所述第一氧化层并填满所述间隙;去除部分所述屏蔽层以形成位线屏蔽结构,其中,所述位线屏蔽结构至少包括相邻位线的侧壁之间保留的所述屏蔽层。本发明通过在位线之间设置位线屏蔽结构并引出,有效的消除位线之间的寄生电容,消除了耦合现象,可以更稳定的提供电压。
  • 一种半导体器件的制作方法-202110291475.0
  • 沈润生;鲍锡飞;朱长立 - 长鑫存储技术有限公司
  • 2021-03-18 - 2022-12-27 - H01L21/8242
  • 本发明实施例提供一种半导体器件的制作方法,包括以下步骤:提供衬底;在衬底上形成叠层结构,叠层结构的顶部为盖层;在盖层上形成掩膜结构,掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层;对掩膜结构进行第一刻蚀,以形成第一盲孔,第一盲孔贯穿掩膜结构且止于盖层中;对掩膜结构进行第二刻蚀,去除掩膜层,以平整图形转移层的顶面以及修整第一盲孔的底部。
  • 半导体结构的制备方法及半导体结构的制备装置-202211202621.9
  • 王顺;赵海波;张伟 - 长鑫存储技术有限公司
  • 2022-09-29 - 2022-12-23 - H01L21/8242
  • 本申请提供一种半导体结构的制备方法及半导体结构的制备装置,涉及半导体技术领域,用于解决半导体结构良率低的问题,该制备方法包括:提供晶圆,并从晶圆正面对晶圆进行图案化,以形成第一图案层;利用炉管的反应腔室内的支撑组件支撑于晶圆的背面,并将晶圆的第一图案层暴露于反应腔室内,其中,支撑组件的导热系数与反应腔室内的气体的导热系数一致,以使得晶圆的升温速率相同;对晶圆进行热的薄膜制程,以在第一图案层的图案之间形成薄膜层,薄膜层和第一图案层共同构成第二图案层;在第二图案层上形成第三图案层,其中,第三图案层的对准标记与第二图案层的对准标记对准。本申请能够改善半导体结构的套刻误差,提高半导体结构的良率。
  • 半导体结构的制造方法-202110677055.6
  • 吴柏翰;蔡百钧;欧阳自明;李书铭 - 华邦电子股份有限公司
  • 2021-06-18 - 2022-12-20 - H01L21/8242
  • 本发明公开了一种半导体结构的制造方法,制造方法包括形成一材料迭层于衬底上并覆盖其阵列区及周边区;形成第一图案化遮罩层于材料迭层上;将第一图案化遮罩层的图案转移至材料迭层,而在阵列区及周边区中形成第一阵列图案及第一周边图案;提供第二图案化遮罩层于第一阵列图案及第一周边图案的上方,且第二和第一图案化遮罩层的图案错开;将第二图案化遮罩层的图案向下转移,而于阵列区与周边区中形成第一、第二牺牲图案;同时将第一阵列图案、第一牺牲图案、第一周边图案及第二牺牲图案进行图案转移,以分别在阵列区和周边区中形成第二阵列图案与第二周边图案。本发明所提出的半导体结构的制造方法可简化工艺步骤并降低成本。
  • 半导体结构及其制作方法-202211215968.7
  • 邵光速;肖德元;白卫平;郁梦康;黄娟娟 - 长鑫存储技术有限公司
  • 2022-09-30 - 2022-12-16 - H01L21/8242
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制作方法,方法包括:提供衬底,衬底上设置有包括多个第一半导体柱的第一晶体管阵列;于第一半导体柱的顶面形成多个第一接触结构;形成第一电容,第一电容包括:与第一接触结构对应连接的第一电极;覆盖第一电极的顶部和侧壁的第一介质层;覆盖并填充第一介质层之间的间隙的第二电极;形成第二电容,第二电容与第一电容共用第二电极,第二电容还包括:底部和侧壁位于第二电极内的第二介质层;填充第二介质层之间间隙的第三电极;于第三电极的顶面形成多个第二接触结构,并形成包括多个第二半导体柱的第二晶体管阵列,第二半导体柱的底部与第二接触结构对应连接,以提高半导体结构的集成密度。
  • 半导体器件及其制备方法-202110598583.2
  • 肖德元 - 长鑫存储技术有限公司
  • 2021-05-31 - 2022-12-16 - H01L21/8242
  • 本发明提供一种半导体器件及其制备方法,所述制备方法提供一种新颖的半导体器件制备工艺,其能够在衬底内形成第一导线作为埋入式位线,并形成垂直晶体管及位于所述垂直晶体管上的电容结构,大大改善了现有的半导体器件的性能,满足小型化的需求。
  • 半导体结构及其形成方法-202110604226.2
  • 刘洋浩;夏军;宛强;占康澍;李森;刘涛;徐朋辉 - 长鑫存储技术有限公司
  • 2021-05-31 - 2022-12-16 - H01L21/8242
  • 本发明实施例提供一种半导体结构及其形成方法,形成方法包括:提供基底,在基底上形成介质层;在介质层上形成图形化的第一掩膜层,第一掩膜层内具有多个初始第一通孔;以第一掩膜层为掩膜,刻蚀介质层,在介质层内形成第一通孔,第一通孔与初始第一通孔正对;在介质层上形成图形化的第二掩膜层,第二掩膜层内具有多个初始第二通孔,初始第二通孔在基底表面的正投影与第一通孔在基底表面的正投影相互间隔;以第二掩膜层为掩膜,刻蚀介质层,在介质层内形成第二通孔,第二通孔与初始第二通孔正对;以具有第一通孔和第二通孔的介质层为掩膜,刻蚀基底,在基底内形成沟槽。本发明实施例有利于提高半导体结构的性能。
  • 半导体结构的制作方法-202110604238.5
  • 冯大伟 - 长鑫存储技术有限公司
  • 2021-05-31 - 2022-12-16 - H01L21/8242
  • 本发明实施例提供一种半导体结构的制作方法,包括:提供具有有源区的基底;在基底上依次形成堆叠的第一介质层、第二介质层和第三介质层;形成贯穿第三介质层和第二介质层的第一开口;采用第一刻蚀工艺,沿第一开口向下刻蚀第一介质层以形成贯穿第一介质层的第二开口,在第一刻蚀工艺的步骤中,沿第三介质层侧壁指向第三介质层内部的方向上,至少部分第三介质层被刻蚀,且第三介质层露出的部分第二介质层被刻蚀,且第二开口包括远离基底的顶端部分,沿远离基底的方向上,顶端部分在平行于基底表面的方向上的截面面积逐渐增大;沿第二开口向下刻蚀基底以形成露出有源区的凹槽。本发明实施例有利于提高半导体结构的良率。
  • 半导体器件-202221958948.4
  • 叶长福;吕佐文;上官明沁;王喜勤 - 福建省晋华集成电路有限公司
  • 2022-07-27 - 2022-12-13 - H01L21/8242
  • 本实用新型公开了一种半导体器件,其包括衬底、绝缘层、多条位线、以及位线触点。绝缘层设置在衬底上,位线设置在绝缘层上,位线触点则设置在衬底与位线之间并电连接位线,其中,位线触点还包括第一导电层与第一氧化界面层,第一氧化界面层的最底表面低于绝缘层的底面。由此,本实用新型的半导体器件可具有复合半导体层的位线触点,进而可改善位线及位线触点的结构可靠度,使半导体器件能达到更为优化的组件效能。
  • 半导体结构的制作方法及其结构-202211043536.2
  • 唐怡 - 长鑫存储技术有限公司
  • 2022-08-29 - 2022-12-09 - H01L21/8242
  • 本公开实施例涉及半导体领域,提供一种半导体结构的制作方法及其结构,其中,半导体结构的制作方法包括:提供基底;在基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻堆叠结构之间的第一隔离层,堆叠结构包括第一层间介质层、初始有源层和第二层间介质层;刻蚀部分初始有源层,以形成第一沟槽;在第一沟槽中形成第一金属导电层;刻蚀部分第一层间介质层和第二层间介质层,以形成第二沟槽;在第二沟槽中形成第二金属导电层,第二金属导电层覆盖第二沟槽的侧壁且与第一金属导电层接触连接;刻蚀部分第一金属导电层和第二金属导电层,以形成沿第一方向和第二方向阵列排布的下电极结构。可以提高半导体结构的性能。
  • 半导体结构的制备方法-202110609910.X
  • 宛强;夏军;占康澍;李森;刘涛;徐朋辉;刘浩 - 长鑫存储技术有限公司
  • 2021-06-01 - 2022-12-06 - H01L21/8242
  • 本发明涉及一种半导体结构的制备方法,包括:提供衬底;在所述衬底上形成由下至上依次叠置的第一接触层、牺牲层及第一掩膜层;在所述第一掩膜层上形成第一图形;在所述第一图形的侧壁形成第一侧壁图形;基于所述第一图形和所述第一侧壁图形对所述第一掩膜层图形化;去除所述第一图形和所述第一侧壁图形;基于图形化后的所述第一掩膜层对所述牺牲层图形化,以在所述牺牲层中形成第一沟槽;在所述第一沟槽内形成第二接触图形;去除所述牺牲层;基于所述第二接触图形对所述第一接触层图形化以形成位线接触结构。上述半导体结构的制备方法能够避免后续所形成的位线接触结构之间桥接。
  • 半导体结构及其形成方法-202110613570.8
  • 于业笑;刘忠明;陈龙阳;方嘉 - 长鑫存储技术有限公司
  • 2021-06-02 - 2022-12-06 - H01L21/8242
  • 本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:提供基底,所述基底内具有多个位线接触区以及位于相邻所述位线接触区之间的隔离区;于所述基底内形成凹槽,所述凹槽的底部暴露所述位线接触区以及与所述位线接触区相邻的所述隔离区;形成至少覆盖所述凹槽侧壁的接触区隔离层;形成覆盖所述接触区隔离层表面并填充所述凹槽的位线接触层,所述位线接触层与所述凹槽底部的所述位线接触区接触;形成位于所述位线接触层上的位线层。本发明避免了对基底内有源区侧壁的损伤,有效减少甚至是避免了位线漏电的问题,还可以防止位线接触层与电容接触层之间短路。
  • 半导体结构及其形成方法-202110613584.X
  • 刘忠明;于业笑;白世杰 - 长鑫存储技术有限公司
  • 2021-06-02 - 2022-12-06 - H01L21/8242
  • 本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:提供衬底,所述衬底内包括有源区;形成字线于所述衬底内,所述字线包括第一部分以及位于所述第一部分端部的第二部分,所述第二部分沿垂直于所述衬底的方向凸出于所述第一部分;形成覆盖所述衬底的介质层;刻蚀所述介质层和部分所述衬底,形成暴露所述第二部分的第一接触孔、并同时形成暴露所述有源区的第二接触孔。本发明在形成暴露所述字线的第一接触孔时,能够减少刻蚀时间,提高刻蚀效率,其能够避免暴露有源区的第二接触孔的刻蚀深度过大,减小了对有源区内部的损伤,降低了半导体结构内部的漏电流。
  • 动态随机存取存储器元件的制备方法-202210136741.7
  • 王茂盈;林育廷 - 南亚科技股份有限公司
  • 2022-02-15 - 2022-12-06 - H01L21/8242
  • 本公开提供一种具有圆柱型堆叠电容器的动态随机存取存储器(DRAM)元件的制备方法。通过第二氮化硅层(亦即,中间氮化硅层)上的第一晶格图案与第三氮化硅层(亦即,顶部氮化硅层)上的第二晶格图案的偏移,可以减少或消除堆叠电容器的底部电极的塌陷或是变形现象。可以显著减少堆叠电容器的底部电极的摆动现象。
  • 半导体结构及其制备方法-202211172211.4
  • 李东琦 - 长鑫存储技术有限公司
  • 2022-09-26 - 2022-12-02 - H01L21/8242
  • 本公开实施例提供一种半导体结构及其制备方法,涉及半导体技术领域。该半导体结构的制备方法包括提供具有阵列区和外围区的基底;形成覆盖基底的初始材料层;去除位于阵列区上的部分初始材料层,以在阵列区形成位线结构,并在相邻的位线结构之间形成存储节点接触结构;去除位于外围区上的初始材料层,以在外围区形成栅极结构。本公开通过先在阵列区上形成位线结构和存储节点接触结构,之后再在外围区上形成栅极结构。如此,可以避免形成位线结构和存储节点接触结构时多次热处理过程对栅极结构的损伤,提高了栅极结构的良率,进而提高了半导体结构的良率。
  • 半导体器件及其制造方法-201911280838.X
  • 南昌铉;吕寅准 - 夏泰鑫半导体(青岛)有限公司
  • 2019-12-13 - 2022-12-02 - H01L21/8242
  • 提供了一种半导体器件及用于制造半导体器件的方法。该方法包括以下步骤:提供包括在其上面形成的初步图案的衬底;形成穿透初步图案的开口以暴露初步图案中的蚀刻停止层;在开口的侧壁上形成间隔物;执行第一蚀刻工艺以穿透蚀刻终止层并形成孔;执行第二蚀刻工艺以扩大衬底中的孔的一部分;移开间隔物;在开口的侧壁和孔中沉积导电初步图案。
  • 半导体器件及其制造方法-201911280852.X
  • 南昌铉;吕寅准 - 夏泰鑫半导体(青岛)有限公司
  • 2019-12-13 - 2022-12-02 - H01L21/8242
  • 本发明提供了一种半导体器件及其制造方法,用于制造半导体器件的方法包括以下步骤:提供包括在其上面形成的初步图案的衬底;以及形成穿透初步图案的开口以暴露衬底中的导电部分;在开口的侧壁上形成间隔物;进行干蚀刻工艺以在导电部分中形成孔;移开间隔物;在开口的侧壁和孔里沉积导电图案。
  • 半导体元器件及其制造方法、电子装置-202010166362.3
  • 金德容;吴容哲 - 夏泰鑫半导体(青岛)有限公司
  • 2020-03-11 - 2022-12-02 - H01L21/8242
  • 一种半导体元器件的制造方法,包括:提供一半导体衬底,包括依次设置的阵列区、隔离区以及外围区;在阵列区沉积第一氧化物层;在第一氧化物层、隔离区以及外围区上沉积第一多晶硅层;再沉积第二氧化物层;去除阵列区及隔离区上的第一多晶硅层及第二氧化物层;在阵列区开设线槽以贯穿第一氧化物层;在第一氧化物层、线槽内、隔离区及第二氧化物层上沉积第二多晶硅层;去除线槽内之外的第二多晶硅层及外围区上的第二氧化物层;再沉积金属层;设置掩膜,且金属层对应隔离区的区域从掩膜露出;蚀刻使得金属层形成开口以露出隔离区;在开口内沉积氧化物;以及蚀刻处理露出第一氧化物层,并对应线槽形成位线。本发明还提供一种半导体元器件及电子装置。
  • 半导体结构及其形成方法-202010279732.4
  • 张军超;徐政业 - 长鑫存储技术有限公司
  • 2020-04-10 - 2022-12-02 - H01L21/8242
  • 该发明涉及半导体技术领域,公开了一种半导体结构及其形成方法。该方法包括:提供半导体衬底,所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区;沿着垂直于所述第一方向,刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔;在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层;沿着垂直于所述第一方向,二次刻蚀所述金属层、所述黏附层以形成的接触孔,定义所述接触孔内黏附层的深度为H2。本发明通过二次刻蚀使得使得与有源区相邻的埋入式字线之间的栅极端有效距离变远,来减弱相邻的埋入式字线之间的附加电场,从而改善栅极感应漏极漏电效应,进一步提高其刷新效能。
  • 半导体结构的制造方法和半导体结构-202110578595.9
  • 李冉;金星;程明;段蕾蕾 - 长鑫存储技术有限公司
  • 2021-05-26 - 2022-11-29 - H01L21/8242
  • 本发明实施例提供一种半导体结构的制造方法和半导体结构,制造方法包括:提供基底,基底上具有位线和盖层,位线的侧壁包括第一侧壁和第二侧壁,位线的侧壁具有第一隔离层和第二隔离层;基底上还具有电容接触层;形成电连接层,电连接层覆盖位于第二侧壁的第一隔离层和第二隔离层,并露出位于第一侧壁的第一隔离层和第二隔离层;形成第三隔离层,第三隔离层位于被盖层露出的电连接层的侧壁以及盖层的侧壁;去除第一隔离层,电连接层、第二隔离层、位线和基底围成第一间隙;形成位于相邻电连接层之间以及盖层顶面的封口层;封口层、第三隔离层、盖层、第二隔离层、位线和基底围成第二间隙。本发明实施例能够改善半导体结构的性能,提高其运行速率。
  • 存储器的制作方法及存储器-202110579258.1
  • 宛强;夏军;占康澍;刘涛;徐朋辉;李森 - 长鑫存储技术有限公司
  • 2021-05-26 - 2022-11-29 - H01L21/8242
  • 本发明提供一种存储器的制作方法及存储器,涉及存储设备技术领域,用于解决第一极板易损伤、存储器的良品率低的技术问题。该制作方法包括:在基底上形成叠层结构,叠层结构包括交替设置的牺牲层和支撑层,叠层结构顶层为支撑层,且位于两个牺牲层之间的支撑层设有中间孔,中间孔内填充有牺牲材料;形成贯穿叠层结构的电容孔;在电容孔的孔壁和孔底形成第一极板;去除叠层结构顶层的支撑层中与中间孔相对的区域,形成暴露牺牲层的电容打开孔;通过电容打开孔,去除所有牺牲层和所有牺牲材料。牺牲层和牺牲材料可以通过一次刻蚀去除,无需逐层打开支撑层,减少形成第一极板后对支撑层的刻蚀,降低第一极板损伤的可能性,提高存储器的良品率。
  • 空气间隔层的形成方法及半导体结构-202010505511.4
  • 尤康;白杰 - 长鑫存储技术有限公司
  • 2020-06-05 - 2022-11-25 - H01L21/8242
  • 本申请涉及一种空气间隔层的形成方法以及半导体结构,其中,空气间隔层的形成方法,包括:在基底上形成第一结构并在基底上形成第二结构,第二结构位于第一结构的侧面,且第二结构与第一结构之间形成有第一沟槽,第二结构暴露于第一沟槽内;通过外延生长工艺使暴露于第一沟槽内的第二结构生长外延层,且外延层并未填满第一沟槽,未被填充的第一沟槽形成空气间隔层。上述空气间隔层的形成方法,可以通过控制外延层的厚度,得到不同宽度的空气间隔层,避免牺牲层太窄而难以去除且刻蚀不均匀的技术问题。
  • 半导体存储器件的制作方法-202010760383.8
  • 张钦福;冯立伟;童宇诚 - 福建省晋华集成电路有限公司
  • 2020-07-31 - 2022-11-25 - H01L21/8242
  • 本发明公开了一种半导体存储器件的制作方法,包括进行一第一掺杂工艺在半导体基板中形成阱区、在所述半导体基板中形成字线、在所述半导体基板上形成位线接触孔露出第一有源区、对所述位线接触孔露出的所述第一有源区进行掺杂工艺、在所述半导体基板上形成位线接触件与位线,其中所述位线接触件与所述掺杂后的第一有源区连接、在所述位线之间形成间隔件,所述间隔件与所述位线在所述半导体基板上界定出存储单元接触孔并且露出第二有源区、对所述存储单元接触孔露出的所述第二有源区进行掺杂工艺、以及在所述存储单元接触孔中形成存储节点接触件,其中所述存储节点接触件与所述掺杂后的第二有源区连接。
  • 半导体结构的制备方法及半导体结构-202110545550.1
  • 卢经文 - 长鑫存储技术有限公司
  • 2021-05-19 - 2022-11-22 - H01L21/8242
  • 本申请提供一种半导体结构的制备方法及半导体结构,半导体结构的制备方法包括:提供衬底,衬底内设有间隔排布且相互平行的多条位线,位线沿第一方向延伸;在衬底上依次形成导电层和第一牺牲层;在第一牺牲层上通过两道光刻工序形成多组相互交错的第一沟槽和第二沟槽,第一沟槽和第二沟槽的交叠位置形成交叠沟槽;其中,第一沟槽沿第一方向延伸,第二沟槽沿第二方向延伸;去除至少部分暴露在交叠沟槽中的第一牺牲层,形成接触孔;在接触孔内填充绝缘柱,并以绝缘柱作为掩模刻蚀导电层,形成接触垫。本申请提供的半导体结构的制备方法可以减少接触垫的形成缺陷,增加产品良率;同时提高电容器的堆积密度,增大DRAM的数据存储量。
  • 半导体结构的制作方法及半导体结构-202110547801.X
  • 卢经文 - 长鑫存储技术有限公司
  • 2021-05-19 - 2022-11-22 - H01L21/8242
  • 本发明提出一种半导体结构的制作方法及半导体结构,半导体结构的制作方法包含:提供一衬底,衬底表面设置有第一介电层,第一介电层表面设置多个第一孔;在第一孔中填充牺牲层而形成柱体;部分去除第一介电层,以使柱体部分露出;在柱体的露出部分的表面设置第二介电层,多个柱体侧面的第二介电层之间形成过渡孔;去除第二介电层,在对第二介电层的侧壁的去除过程中使得过渡孔形成第二孔,再将第二孔转移至第一介电层,使得剩余的第一介电层具有第二孔和第一孔的剩余部分;将第一孔和第二孔的图案向下反向转移至衬底。
  • 半导体结构的形成方法及半导体结构-202110548237.3
  • 卢经文;朱柄宇;崔兆培;冯伟 - 长鑫存储技术有限公司
  • 2021-05-19 - 2022-11-22 - H01L21/8242
  • 本申请实施例提供一种半导体结构的形成方法及半导体结构,其中,所述半导体结构的形成方法包括:提供半导体衬底,半导体衬底上形成有具有预设图案的第一掩膜层;在第一掩膜层的表面形成具有第一掩膜图案的第二掩膜层,第一掩膜图案包括多个依次排列的第一子图案;在第二掩膜层中,通过第一掩膜图案,自对准形成第二掩膜图案,第二掩膜图案包括:第一掩膜图案中的第一子图案和与第一子图案对应的第二子图案;基于第二掩膜图案中的第一子图案和第二子图案,对第一掩膜层进行刻蚀,以将预设图案转化为有源区图案;基于有源区图案,在半导体衬底中定义有源区。通过本申请,能够使得制备的相邻有源区之间不会发生错位和连接。
  • 半导体结构的制造方法-202110553933.3
  • 卢经文 - 长鑫存储技术有限公司
  • 2021-05-20 - 2022-11-22 - H01L21/8242
  • 本发明实施例提供一种半导体结构的制造方法,包括:提供基底;在基底上形成第一掩膜层和第二掩膜层,第一掩膜层沿第一方向延伸,第二掩膜层沿第二方向延伸,且第一方向与第二方向不同,第一掩膜层与第二掩膜层相交设置;对第一掩膜层进行截断处理,以形成第一子掩膜层;第二掩膜层横跨多个第一子掩膜层,且每一第一子掩膜层的部分侧壁被第二掩膜层覆盖;以第一子掩膜层为掩膜,采用第一刻蚀工艺刻蚀基底,以形成有源区;形成位于相邻有源区之间的隔离结构,并去除未被第二掩膜层所覆盖的第一子掩膜层;去除部分第一子掩膜层后,以第二掩膜层为掩膜刻蚀有源区和隔离结构,以形成字线沟槽。本发明实施例能够提高半导体结构的良率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top