[发明专利]半导体结构及其制作方法有效

专利信息
申请号: 201810579878.3 申请日: 2018-06-07
公开(公告)号: CN110581128B 公开(公告)日: 2022-05-10
发明(设计)人: 谢奇颖;陈志容;陈建宏;李志岳;邱诚朴;卢世敏;林永崧 申请(专利权)人: 联华电子股份有限公司
主分类号: H01L27/088 分类号: H01L27/088;H01L21/8234;H01L27/11
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种半导体结构及其制作方法,该半导体结构包含一底材,其上具有多个鳍状结构;一绝缘氧化结构,设于该底材中,该绝缘氧化结构介于两个相邻的所述鳍状结构之间,其中该绝缘氧化结构具有一下凹的弧形顶面;一栅极,设于该多个鳍状结构上;一栅极介电层,设于该栅极与该多个鳍状结构之间;以及一漏极/源极掺杂区,设于各该多个鳍状结构中。
搜索关键词: 半导体 结构 及其 制作方法
【主权项】:
1.一种半导体结构,其特征在于,包含:/n底材,其上具有多个鳍状结构;/n绝缘氧化结构,设于该底材中,该绝缘氧化结构介于两个相邻的所述鳍状结构之间,其中该绝缘氧化结构具有下凹的弧形顶面;/n栅极,设于该多个鳍状结构上;/n栅极介电层,设于该栅极与该多个鳍状结构之间;以及/n漏极/源极掺杂区,设于各该多个鳍状结构中。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810579878.3/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件-202310319970.7
  • 名渊雄太;下村彰宏 - 瑞萨电子株式会社
  • 2023-03-29 - 2023-10-27 - H01L27/088
  • 本公开涉及一种半导体器件。公开了一种改进的具有超结结构的功率MOSFET。改进的功率MOSFET包括多个单位单元UC,并且多个单位单元UC中的每个单位单元UC包括柱状区域PC1、柱状区域PC2、在X方向上形成在柱状区域PC1和PC2之间的一对沟槽TR以及经由栅极绝缘膜(GI)而形成在一对沟槽TR中的一对栅极电极GE。在平面图中,一对沟槽TR和一对栅极电极GE在Y方向上延伸。多个柱状区域PC1被形成为沿着Y方向彼此间隔开,并且柱状区域PC1在Y方向上的宽度(L1)比柱状区域PC1在X方向上的宽度(L2)更宽。
  • 一种二维半导体垂直场效应晶体管阵列及其制备方法-202311204378.9
  • 戴伦;贾雄辉;程智轩;李艳平 - 北京大学
  • 2023-09-19 - 2023-10-27 - H01L27/088
  • 本发明公开了一种二维半导体垂直场效应晶体管阵列及其制备方法。本发明基于二维半导体材料薄膜,二维半导体材料薄膜与源电极和漏电极的侧壁接触,沟道的长度仅由源电极与漏电极间的绝缘层的厚度决定;本发明不需要采用电子束曝光、深紫外光刻和极深紫外光刻等方法,即能够制备出沟道长度在纳米尺度的大面积场效应晶体管阵列;本发明通过源电极和漏电极的侧壁与二维半导体材料薄膜接触,能够降低器件制备成本,而且由于源电极和漏电极在垂直方向构建,并且源电极和漏电极分布在沟道的同一侧,因而减小了单个场效应晶体管的面积,进而能够提高器件密度。
  • 多堆叠半导体器件和制造其的方法-202310454111.9
  • 白在职;洪炳鹤;黄寅灿;徐康一 - 三星电子株式会社
  • 2023-04-25 - 2023-10-27 - H01L27/088
  • 提供了一种多堆叠半导体器件和制造其的方法。该多堆叠半导体器件包括:衬底;下纳米片晶体管,包括下沟道结构、围绕下沟道结构并包括栅极电介质层的下栅极结构、在下沟道结构两端的下源极/漏极区、以及将下源极/漏极区与下栅极结构隔离的至少一个下内部间隔物;在下纳米片晶体管上的上纳米片晶体管,包括上沟道结构、围绕上沟道结构并包括栅极电介质层的上栅极结构、在上沟道结构两端的上源极/漏极区、以及将上源极/漏极区与上栅极结构隔离的至少一个上内部间隔物;以及在下沟道结构和上沟道结构之间的隔离结构,其中包括与形成下内部间隔物或上内部间隔物的材料相同的材料的间隔物结构形成在隔离结构侧面。
  • 半导体结构及其形成方法-202210366213.0
  • 金吉松 - 中芯国际集成电路制造(深圳)有限公司;中芯国际集成电路制造(上海)有限公司
  • 2022-04-08 - 2023-10-24 - H01L27/088
  • 一种半导体结构及其形成方法,方法包括:提供基底,包括相背的正面和背面,基底包括多个器件单元区,基底正面的器件单元区上形成有晶体管,晶体管包括位于基底正面的有源区、位于有源区上的栅极结构、位于栅极结构两侧的有源区内的源漏掺杂区、位于栅极结构侧部且覆盖源漏掺杂区的层间介质层以及位于层间介质层中的源漏互连层,源漏互连层与源漏掺杂区相接触;形成贯穿背面的相邻器件单元区之间基底的掩埋沟槽、以及贯穿掩埋沟槽下方的层间介质层的通孔,通孔暴露出源漏互连层;对掩埋沟槽和通孔进行填充,形成位于掩埋沟槽内的掩埋电源轨、以及位于通孔内的导电插塞,导电插塞与源漏互连层相接触。本发明提高工艺兼容性,优化半导体结构的性能。
  • 半导体结构及其形成方法-201910153800.X
  • 王楠 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-02-28 - 2023-10-24 - H01L27/088
  • 一种半导体结构及形成方法,结构包括:衬底,衬底包括第一区域、第二区域和第三区域,第一区域和第二区域位于第三区域两侧且与第三区域相邻,第一区域上有第一鳍部,第二区域上有第二鳍部,第三区域上有第三鳍部,第一鳍部、第二鳍部和第三鳍部相互平行,衬底上有隔离层,隔离层还位于第一鳍部部分侧壁表面、第二鳍部部分侧壁表面及第三鳍部部分侧壁表面,且隔离层表面低于第一鳍部、第二鳍部和第三鳍部的顶部表面;位于第一鳍部上的第一外延层;位于第二鳍部上的第二外延层;位于第三鳍部上的第三外延层,第三外延层的两侧与第一外延层和第二外延层相接触;位于第一外延层、第二外延层和第三外延层上的导电结构。所述半导体结构性能较好。
  • 半导体器件-202310306078.5
  • 李斗铉;申宪宗;金善培;朴珍煐;朴贤镐;刘智旼;张在兰 - 三星电子株式会社
  • 2023-03-24 - 2023-10-20 - H01L27/088
  • 一种半导体器件包括:衬底;有源区,在衬底上沿第一水平方向延伸,并且包括在垂直于第一水平方向的第二水平方向上彼此间隔开的第一有源区和第二有源区、以及在第二水平方向上彼此间隔开的第三有源区和第四有源区;分别在第一至第四有源区上的第一至第四源/漏区;分别连接到第一至第四源/漏区的第一至第四接触插塞;第一隔离绝缘图案,设置在第一接触插塞和第二接触插塞之间;以及第二隔离绝缘图案,设置在第三接触插塞和第四接触插塞之间,其中,在竖直方向上,第一隔离绝缘图案的第一长度小于第二隔离绝缘图案的第二长度。
  • 半导体装置-202310400077.7
  • 闵宣基 - 三星电子株式会社
  • 2023-04-14 - 2023-10-20 - H01L27/088
  • 一种半导体装置包括:有源图案,其在衬底上在平行于衬底的上表面的第一方向上延伸;栅极结构,其在有源图案上在与第一方向交叉的第二方向上延伸;源极/漏极区域,其设置在有源图案上的与栅极结构相邻的区域中;层间绝缘层,其覆盖栅极结构和源极/漏极区域;以及接触结构,其穿透层间绝缘层并接触源极/漏极区域。接触结构可包括接触插塞、围绕接触插塞的侧壁的绝缘衬垫、以及设置在绝缘衬垫和接触插塞之间并且设置在接触插塞的底表面上的导电屏障层。导电屏障层可具有从绝缘衬垫的下端向下延伸的屏障延伸部分。
  • 半导体器件及其制备方法-202310933965.5
  • 孟令款;张志勇;彭练矛 - 北京元芯碳基集成电路研究院
  • 2023-07-27 - 2023-10-20 - H01L27/088
  • 本发明涉及一种半导体器件及其制备方法,属于半导体技术领域,该器件包括:衬底,在衬底上具有沟道层、栅极结构以及位于所述栅极结构两侧的源极和漏极,所述栅极结构包括栅介质层和栅极,所述栅介质层同时覆盖于栅极结构以外的沟道层表面,且不覆盖于所述源极和所述漏极,覆盖于栅极结构以外的沟道层表面的栅介质层的厚度小于所述栅极结构下方栅介质层的厚度;在所述栅极结构和所述栅介质层上覆盖有介质阻挡层;所述源极和所述漏极包括源漏金属接触层和/或金属刻蚀阻挡层。本发明提供器件及其制备方法,可有效避免在形成源漏金属接触材料时,在栅极侧墙表面上沉积多余的金属;同时能够降低对源漏接触区的刻蚀损伤。
  • 半导体结构及其形成方法-202010146850.8
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2020-03-05 - 2023-10-20 - H01L27/088
  • 一种半导体结构及其形成方法,其中结构包括:基底,所述基底包括第一区、以及与所述第一区相邻的第二区,所述第一区包围所述第二区;位于所述第一区表面的第一掺杂层,所述第一掺杂层内掺杂有第一导电类型离子,且所述第一导电类型离子具有第一浓度;位于所述第二区表面的第二掺杂层,所述第二掺杂层内掺杂有第一导电类型离子,所述第一导电类型离子具有第二浓度,且所述第二浓度小于所述第一浓度;位于所述第二掺杂层表面的第一沟道柱,所述第一沟道柱内掺杂有第二导电类型离子,且所述第二导电类型离子的导电类型和所述第一导电类型离子的导电类型相反。所述半导体结构的性能较好。
  • 多堆叠半导体器件-202310377089.2
  • 权旭炫;洪炳鹤;朴修永;徐康一 - 三星电子株式会社
  • 2023-04-07 - 2023-10-17 - H01L27/088
  • 本发明提供一种多堆叠半导体器件,该多堆叠半导体器件包括:衬底;下部场效应晶体管,包括下部沟道结构、围绕下部沟道结构的下部栅极结构、以及第一和第二源极/漏极区;以及在下部场效应晶体管上的上部场效应晶体管,包括上部沟道结构、围绕上部沟道结构的上部栅极结构、以及分别垂直位于第一和第二源极/漏极区上方的第三和第四源极/漏极区,其中第一源极/漏极区连接到正电压源和负电压源中的一个,第三源极/漏极区连接到正电压源和负电压源中的另一个,以及其中第二源极/漏极区的顶部和第四源极/漏极区的底部彼此连接。
  • 半导体结构及其形成方法-202180094242.X
  • 许增升;荆学珍;张浩;张田田;于海龙 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-05-31 - 2023-10-17 - H01L27/088
  • 一种半导体结构及其形成方法,其中方法包括:采用第一选择性沉积工艺在所述覆盖层表面形成辅助层;在所述衬底和所述辅助层表面形成第一介质层;在所述第一介质层内形成导电结构;在所述第一介质层和所述导电结构表面形成第二介质层;形成第一开口和第二开口,所述第一开口位于所述第二介质层和所述第一介质层内且第一开口暴露出所述辅助层,所述第二开口位于所述第二介质层内且所述第二开口暴露出所述导电结构顶部表面;在所述第一开口内形成第一导电层,在所述第二开口内形成第二导电层,所述第一导电层的材料在所述辅助层表面的生长速率高于所述第一导电层的材料在所述覆盖层表面的生长速率,提高所形成的半导体结构的性能。
  • 一种SGT功率器件及其制作方法-202310973771.8
  • 高学;柴展;罗杰馨 - 上海功成半导体科技有限公司
  • 2023-08-03 - 2023-10-13 - H01L27/088
  • 本发明提供一种SGT功率器件及其制作方法,该器件的沟槽中不仅具有栅极多晶硅与屏蔽栅多晶硅,还具有调节栅多晶硅,其中,调节栅多晶硅位于屏蔽栅多晶硅上方,栅极多晶硅包括中间部及侧翼部,中间部位于调节栅多晶硅与屏蔽栅多晶硅之间,侧翼部位于调节栅多晶硅两侧并与中间部连接。本发明通过灵活应用调节栅多晶硅的电连接方式,可以实现不同性能的器件,其中,当调节栅多晶硅与栅极金属层短接时,器件栅源电容较小,能够快速开关,适合高频应用;当调节栅多晶硅与屏蔽栅多晶硅或源极金属层短接时,器件栅源电容较大,能够减少开关震荡,抗冲击能力强,并能够降低反向传输电容与输入电容的比值,适合应用于电池管理系统以及电机控制等。
  • 一种屏蔽栅沟槽型功率器件及其制作方法-202310975942.0
  • 高学;柴展;罗杰馨 - 上海功成半导体科技有限公司
  • 2023-08-03 - 2023-10-13 - H01L27/088
  • 本发明提供一种屏蔽栅沟槽型功率器件及其制作方法,该器件的沟槽中不仅具有栅极多晶硅与屏蔽栅多晶硅,还具有调节栅多晶硅,其中,调节栅多晶硅位于屏蔽栅多晶硅上方,栅极多晶硅包括中间部及侧翼部,中间部位于调节栅多晶硅上方,侧翼部位于调节栅多晶硅两侧并与中间部连接。本发明通过灵活应用调节栅多晶硅,可以实现不同性能的器件,其中,当调节栅多晶硅的电位浮空时,器件栅源电容较小,快速开关,适合高频应用;当调节栅多晶硅与栅极金属层短接时,器件栅源电容中等,器件性能均衡;当调节栅多晶硅与屏蔽栅多晶硅或源极金属层短接时,器件栅源电容较大,能够减少开关震荡,抗冲击能力强,适合应用于电池管理系统以及电机控制等。
  • 一种多功能SGT功率器件及其制作方法-202310976018.4
  • 高学;柴展;罗杰馨 - 上海功成半导体科技有限公司
  • 2023-08-03 - 2023-10-13 - H01L27/088
  • 本发明提供一种多功能SGT功率器件及其制作方法,该器件具有调节焊盘、栅极焊盘与源极焊盘,器件沟槽中具有调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅,其中,调节栅多晶硅位于屏蔽栅多晶硅上方,栅极多晶硅包括中间部及侧翼部,中间部位于调节栅多晶硅与屏蔽栅多晶硅之间,侧翼部位于调节栅多晶硅两侧并与中间部连接。本发明通过不同的焊线方式,可实现不同性能的器件,其中,当调节焊盘与栅极焊盘通过焊线短接时,器件栅源电容较小,能够快速开关,适合高频应用;当调节焊盘与源极焊盘通过焊线短接时,器件栅源电容较大,能够减少开关震荡,抗冲击能力强,并能够降低反向传输电容与输入电容的比值,适合应用于电池管理系统以及电机控制等。
  • 环沟道型晶体管及其制备方法-202310586741.1
  • 王宗巍;孙经纬;蔡一茂;鲍盛誉;黄如 - 北京大学
  • 2023-05-23 - 2023-10-13 - H01L27/088
  • 本发明提供一种环沟道型晶体管及其制备方法,其中的环沟道型晶体管包括沿垂直方向呈圆柱形排列的晶体管单元;其中,所述晶体管单元由内向外依次包括晶体管栅极、环绕所述晶体管栅极设置的栅介质和环绕所述栅介质设置的环形沟道;所述晶体管单元的源极和漏极通过在垂直方向上层叠设置在所述环形沟道外的金属连线引出。本发明能够用于操作三维堆叠的不同行的新型存储器,使得三维堆叠新型存储器成为可能,大幅提高存储阵列的密度,降低对场效应晶体管的驱动能力的要求。
  • 集成电路装置-201910370476.7
  • 李昌衍;李珍旭;郭玟燦;白桂铉;朴洪培 - 三星电子株式会社
  • 2019-05-06 - 2023-10-13 - H01L27/088
  • 提供了一种集成电路装置,所述集成电路装置包括:基底;鳍型有源区,从基底突出;栅极线,与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁;栅极绝缘盖层,覆盖栅极线;源区/漏区,在鳍型有源区上位于栅极线的侧面处;第一导电塞,连接到源区/漏区;硬掩模层,覆盖第一导电塞中;以及第二导电塞,位于第一导电塞之间,第二导电塞通过穿过栅极绝缘盖层连接到栅极线,并且具有比每个第一导电塞的顶表面高的顶表面,其中,硬掩模层从第一导电塞朝向第二导电塞突出,使得硬掩模层的一部分从第一导电塞的边缘悬突。
  • 一种半导体器件及其制造方法、电子设备-202010628369.2
  • 李永亮;程晓红;李俊杰;张青竹;王文武 - 中国科学院微电子研究所
  • 2020-07-01 - 2023-10-13 - H01L27/088
  • 本发明公开了一种半导体器件及其制造方法、电子设备,涉及半导体技术领域,用于在无损伤半导体器件内部结构的前提下形成阻挡层,抑制寄生沟道漏电,提高半导体器件的性能。所述半导体器件包括:衬底、堆叠结构、扩散掺杂叠层和栅堆叠结构。堆叠结构包括阻挡层和有源层。有源层包括源区、漏区和沟道区。沟道区分别与源区和漏区接触。扩散掺杂叠层形成在衬底上。扩散掺杂叠层至少环绕在阻挡层的外侧壁。扩散掺杂叠层用于向阻挡层扩散杂质。扩散至阻挡层内的杂质的掺杂类型与源区和漏区内杂质的掺杂类型相反。栅堆叠结构形成在沟道区外周。所述半导体器件的制造方法用于制造上述技术方案所提的半导体器件。本发明提供的半导体器件应用于电子设备中。
  • 一种低等效开关电容半桥集成电路结构及制作方法-202310841247.5
  • 张坚发;李思超;严慧 - 英诺赛科(苏州)半导体有限公司
  • 2023-07-10 - 2023-10-10 - H01L27/088
  • 本发明提供一种低等效开关电容半桥集成电路结构及制作方法,涉及集成电路技术领域,所述结构包括:掺杂衬底、第一绝缘层以及掺杂薄膜层;第一场效应管模块,设置于掺杂薄膜层上;第二场效应管模块,设置于掺杂薄膜层上,第一场效应管模块的漏极与第二场效应管模块的源极连接,掺杂薄膜层设置有第一隔离槽;第一掺杂区和/或第二掺杂区,第一掺杂区设置于掺杂衬底以形成第一PN结,第二掺杂区设置于掺杂薄膜层以形成第二PN结。通过在掺杂衬底设置有第一掺杂区形成第一PN结和/或在掺杂薄膜层设置有第二掺杂区形成第二PN结,可以等效与寄生电容额外串联电容,进而达到降低等效开关电容值的效果,有利于提高半桥电路的效率。
  • 半导体组件及其形成方法-202210296313.0
  • 刘奇青;黄智超;林铭哲;陈达;许汉辉 - 华邦电子股份有限公司
  • 2022-03-24 - 2023-10-10 - H01L27/088
  • 一种半导体组件及其形成方法,所述半导体组件包括:衬底、多个隔离结构、多个沟道层以及栅极结构。衬底包括位于其上的多个鳍片。多个隔离结构分别配置在多个鳍片之间。多个隔离结构的顶面高于多个鳍片的顶面以形成多个开口。多个沟道层分别配置在多个开口中。每一个沟道层接触相应的鳍片且延伸覆盖相应的隔离结构的下侧壁,以形成U型结构。栅极结构填入多个开口中且延伸覆盖多个隔离结构的顶面。
  • 半导体器件-202180093116.2
  • 吴颖;侯朝昭;许俊豪 - 华为技术有限公司
  • 2021-05-31 - 2023-10-10 - H01L27/088
  • 本公开涉及一种半导体器件及其制造方法。半导体器件包括场效应晶体管。该场效应晶体管包括栅极、漏极、源极和氧化物半导体沟道。源极和漏极分别位于氧化物半导体沟道的两端。漏极和源极分别与氧化物半导体沟道的多个表面相接触以增大源极和漏极与氧化物半导体沟道的接触面积,从而降低接触电阻。由于半导体器件的接触电阻被降低,因此在相同电压下的电流被增加,从而提升了场效应晶体管的电流驱动能力以及响应速度。
  • 一种差分对及集成电路布图方法-202310896309.2
  • 周立人 - 上海韬润半导体有限公司
  • 2023-07-21 - 2023-10-10 - H01L27/088
  • 本发明公开了一种差分对及集成电路布图方法,其中一种差分对包括第一MOS管和第二MOS管,第一MOS管和第二MOS管均为并联MOS管;并联MOS管包括n个直线并联结构,每个直线并联结构包括沿第一方向排列的m个MOS管;n个直线并联结构沿第二方向排列;m个MOS管的源极通过第一金属条连接、漏极通过第二金属条连接;相邻的直线并联结构的第一金属条相邻设置,或相邻的直线并联结构的第二金属条相邻设置;第一MOS管的源极、漏极之一和第二MOS管的源极、漏极之一连接。本发明通过改进MOS管连接结构,可使并联MOS管及相关集成电路工作在更高的频率,同时增加增益。
  • 半导体器件和操作方法-201811229577.4
  • 亚当·布朗;吉姆·帕金;菲尔·鲁特;史蒂文·沃特豪斯;所罗伯·潘迪 - 安世有限公司
  • 2018-10-22 - 2023-10-03 - H01L27/088
  • 一种场效应晶体管半导体器件,其具有紧凑的器件占用面积,用于汽车和热插拔应用。所述器件包括多个场效应晶体管单元,所述多个晶体管单元包括布置在衬底上的至少一个低阈值电压晶体管单元和至少一个高阈值电压晶体管单元。所述场效应晶体管半导体器件被配置和布置成在线性模式操作期间操作所述至少一个高阈值电压晶体管单元,并且在电阻模式操作期间操作所述低阈值电压晶体管单元和所述高阈值电压晶体管单元两者。独立权利要求被包括在操作包括多个场效应晶体管单元的场效应晶体管半导体器件的方法中。
  • 集成电路器件-201910103246.4
  • 李敏成;金一龙;吕京奂;郑在烨 - 三星电子株式会社
  • 2019-02-01 - 2023-10-03 - H01L27/088
  • 一种集成电路器件包括:衬底,包括第一器件区和第二器件区;在第一器件区上的第一鳍状物分隔绝缘部分;成对的第一鳍型有源区,在第一器件区中彼此隔开且其间具有第一鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸;第二鳍状物分隔绝缘部分,在第一器件区和第二器件区上沿第二水平方向延伸;以及成对的第二鳍型有源区,彼此隔开且其间具有第二鳍状物分隔绝缘部分,并沿第一水平方向共线地延伸,其中第一鳍状物分隔绝缘部分和第二鳍状物分隔绝缘部分彼此竖直地重叠。
  • 半导体结构及其制造方法-202310169971.8
  • 林汶儀;胡希圣;陈朝祺 - 台湾积体电路制造股份有限公司
  • 2023-02-27 - 2023-09-29 - H01L27/088
  • 本揭示内容描述一种半导体结构及其制造方法,特别是具有异质结构通道层的半导体结构。该半导体结构包括基板及位于基板上的鳍片结构。该鳍片结构包括通道层及位于通道层与基板之间的底层。该通道层包括位于该底层顶部的第一部分、第二部分及第三部分。该第一部分及该第三部分包括与该底层相同的材料。该第二部分包括与该底层不同的材料。该半导体结构进一步包括位于该底层上且与该通道层相邻的第一源极/漏极结构及第二源极/漏极结构。该第一源极/漏极结构与该通道层的该第一部分接触。该第二源极/漏极结构与该通道层的该第三部分接触。
  • 三维半导体器件及其制造方法-202211532512.3
  • 李炅奂;朴星一;朴宰贤;河大元 - 三星电子株式会社
  • 2022-11-29 - 2023-09-29 - H01L27/088
  • 公开了一种三维半导体器件,包括:第一有源区,在衬底上,并包括下沟道图案和连接到下沟道图案的下源/漏图案;第二有源区,堆叠在第一有源区上,并包括上沟道图案和连接到上沟道图案的上源/漏图案;栅电极,在下沟道图案和上沟道图案上;第一有源接触部,电连接到下源/漏图案;上分离结构,在第一有源接触部与上源/漏图案之间;第二有源接触部,电连接到上源/漏图案;下分离结构,在第二有源接触部与下源/漏图案之间。
  • 一种半导体结构及其制备方法-202311107757.6
  • 宋富冉 - 合肥晶合集成电路股份有限公司
  • 2023-08-31 - 2023-09-29 - H01L27/088
  • 本发明提供一种半导体结构及其制备方法,包括:衬底,所述衬底上形成多个有源区结构;栅极结构,形成于所述有源区结构上;以及电极结构,形成于所述栅极结构与所述有源区结构上;其中,所述栅极结构包括第一栅极与第二栅极,所述第一栅极的多晶硅层上形成金属硅化层,所述第二栅极的多晶硅层上形成金属硅化层与牺牲层,所述牺牲层位于远离所述第一栅极的所述第二栅极的一侧上。通过本发明公开的一种半导体结构及其制备方法,能够对栅极的侧墙结构以及栅氧化层的完整性进行防护。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top