[发明专利]一种用Python建立参考模型提高自动化验证平台效率的方法有效
申请号: | 201810569489.2 | 申请日: | 2018-06-05 |
公开(公告)号: | CN108829382B | 公开(公告)日: | 2021-09-21 |
发明(设计)人: | 任志强 | 申请(专利权)人: | 北京中电华大电子设计有限责任公司 |
主分类号: | G06F8/20 | 分类号: | G06F8/20;G06F8/35 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 102209 北京市昌平区北七家镇未*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种用Python建立参考模型提高自动化验证平台效率的方法。本发明通过C程序作为中间层,通过C/Python API使得C程序可以调用Python参考模型,再通过SystemVerilog DPI调用中间层的C接口程序,从而实现SystemVerilog验证平台调用Python的目的。本发明使得可以用Python语言编写参考模型,并在验证平台中实时动态地调用Python参考模型。用Python语言开发程序有诸多优点,尤其是长整数运算等复杂算法时有着非常高的效率,此方法解决了SystemVerilog语言与Python语言交互的问题,使得Python程序可以作为验证平台中的参考模型,大大提升了验证的效率和质量,减少了验证成本。 | ||
搜索关键词: | 一种 python 建立 参考 模型 提高 自动化 验证 平台 效率 方法 | ||
【主权项】:
1.本发明公开了一种用Python建立参考模型提高自动化验证平台效率的方法,通过C程序作为中间层,通过C/Python API使得C程序可以调用Python参考模型,再通过SystemVerilog DPI调用中间层的C接口程序,从而实现SystemVerilog验证平台调用Python的目的,其特征在于,实现方法主要包括如下步骤:1)定义Python参考模型函数的接口参数规范;2)用Python语言编写参考模型;3)定义C封装函数的接口参数规范;4)依据C接口规范编写C封装函数;5)通过Python/C API将C封装函数和Python函数相连;6)把C接口程序编译为动态链接库供验证平台加载;7)定义SystemVerilog验证平台中的接口参数规范;8)SystemVerilog验证平台加载动态链接库,通过DPI接口将SystemVerilog验证平台和C封装函数相连;9)在仿真过程中验证平台的IN_AGENT实时产生激励,分别驱动DUT和Python参考模型;10)参考模型模块将Python参考模型计算结果发送到SCOREBOARD模块;11)OUT_AGENT监测收集DUT输出并将计算结果发送到SCOREBOARD模块;12)SCOREBOARD对Python参考模型的输出与DUT的输出进行比对,从而验证DUT的设计正确性。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中电华大电子设计有限责任公司,未经北京中电华大电子设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810569489.2/,转载请声明来源钻瓜专利网。
- 上一篇:一种数据可视化方法及装置
- 下一篇:一种接口分离的数据处理方法及装置