[发明专利]基于广义增广拉格朗日的集成电路全局布局优化方法有效
| 申请号： | 201810563559.3 | 申请日： | 2018-05-25 |
| 公开（公告）号： | CN108846187B | 公开（公告）日： | 2022-07-15 |
| 发明（设计）人： | 陈建利;朱自然;朱文兴 | 申请（专利权）人： | 福州大学 |
| 主分类号： | G06F30/392 | 分类号： | G06F30/392;G06F30/398;G06F115/06 |
| 代理公司： | 福州元创专利商标代理有限公司 35100 | 代理人： | 蔡学俊 |
| 地址： | 350108 福建省福*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于广义增广拉格朗日的集成电路全局布局优化方法，其包括以下步骤：步骤S1：将电路表示为超图；电路中的每个单元都被当成一个顶点；每个线网被当作是一个超边；步骤S2：提供一广义增广拉格朗日方法，并用其解决VLSI全局布局问题；步骤S3：证明了该广义增广拉格朗日方法对于全局布局问题是全局收敛的；步骤S4：将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。本发明保留了二次罚方法和增广拉格朗日法的优点，并将二次罚方法平稳地过渡到了增广拉格朗日法。用该方法来求解全局布局问题时，单元可以在“二次罚”阶段迅速扩散，并为“增广拉格朗日”阶段提供一很好的初始解，最终得到高质量的结果。 | ||
| 搜索关键词： | 基于 广义 增广 拉格朗日 集成电路 全局 布局 优化 方法 | ||
【主权项】：
1.一种基于广义增广拉格朗日的集成电路全局布局优化方法，其特征在于：包括以下步骤：步骤S1：将电路表示为超图H＝{V,E}；电路中的每个单元都被当成一个顶点；每个线网被当作是一个超边；其中V＝{v1，v2，...，vn}是n个单元的集合；E＝{e1，e2，...，em}是m个线网的集合；n、m为自然数；步骤S2：提供一广义增广拉格朗日方法，并用其解决VLSI全局布局问题；步骤S3：证明了步骤S2中提出的广义增广拉格朗日方法对于全局布局问题是全局收敛的；步骤S4：将该广义增广拉格朗日方法应用于处理带有线网拥塞度约束的全局布局问题。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州大学，未经福州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810563559.3/，转载请声明来源钻瓜专利网。
