[发明专利]一种逻辑门电路在审
| 申请号： | 201810558756.6 | 申请日： | 2018-06-01 |
| 公开（公告）号： | CN110557116A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 赵静;唐样洋 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 44285 深圳市深佳知识产权代理事务所(普通合伙) | 代理人： | 王仲凯 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供了一种逻辑门电路，包括：上拉电路和下拉电路；上拉电路包括并联的N个P型TFET；下拉电路包括串联的N个N型MOSFET或者FINFET；N大于1；其中，所述N个P型第一类场效应晶体管的栅极与所述N个N型第二类场效应晶体管的栅极一一电连接，并作为所述逻辑门电路的N个输入端，所述N个P型第一类场效应晶体管的漏极作为所述逻辑门电路的输出端。由于TFET能够在电源电压较小时正常运行，保证了逻辑门电路的功耗较小。同时，MOSFET或者FINFET的驱动电流较大，从而解决了逻辑门电路延迟较长的问题。可见，本申请实施例在保证功耗较小的前提下，进一步解决延迟较长的问题。 | ||
| 搜索关键词： | 逻辑门电路 场效应晶体管 上拉电路 下拉电路 功耗 延迟 电源电压 驱动电流 电连接 输出端 输入端 并联 漏极 申请 串联 保证 | ||
【主权项】：
1.一种逻辑门电路，其特征在于，包括：上拉电路和下拉电路；/n所述上拉电路包括并联的N个P型第一类场效应晶体管，其中，所述N个P型第一类场效应晶体管的源极电连接并且所述N个P型第一类场效应晶体管的源极与电源端电连接，所述N个P型第一类场效应晶体管的漏极电连接；所述下拉电路包括串联的N个N型第二类场效应晶体管，所述N个N型第二类场效应晶体管的相邻的两个第二类场效应晶体管中，其中一个第二类场效应晶体管的源极与另一个第二类场效应晶体管的漏极电连接；所述下拉电路的两端中为漏极的一端与所述N个P型第一类场效应晶体管的漏极电连接，所述下拉电路的两端中为源极的一端与地端电连接；所述第一类场效应晶体管包括隧穿场效应晶体管，所述第二类场效应晶体管包括金属-氧化物-半导体场效应晶体管或者鳍式场效应晶体管；N大于1；/n其中，所述N个P型第一类场效应晶体管的栅极与所述N个N型第二类场效应晶体管的栅极一一电连接，并作为所述逻辑门电路的N个输入端，所述N个P型第一类场效应晶体管的漏极作为所述逻辑门电路的输出端。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810558756.6/，转载请声明来源钻瓜专利网。
- 上一篇：栅极接口电路
- 下一篇：多芯片定时对准共同参考信号
