[发明专利]记忆装置中进行写入管理的方法、记忆装置和其控制器有效
| 申请号： | 201810453571.9 | 申请日： | 2018-05-14 |
| 公开（公告）号： | CN110083546B | 公开（公告）日： | 2022-10-21 |
| 发明（设计）人： | 颜伟伦;林铭彦;张进邦 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | G06F12/0802 | 分类号： | G06F12/0802 |
| 代理公司： | 深圳新创友知识产权代理有限公司 44223 | 代理人： | 江耀纯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用来于一记忆装置中进行写入管理的方法以及相关的记忆装置及其控制器。所述方法可包括：将偶页数据中的第一局部数据写入至非挥发性存储器；传送不带有确认指令的第一组指令至非挥发性存储器，以将所述第一局部数据以及所述偶页数据中的第二局部数据写入它的内部缓冲器；传送第二组指令与确认指令至非挥发性存储器，以将第一局部数据与第二局部数据写入至它的一区块；将奇页数据中的第三局部数据写入至非挥发性存储器；以及将第一与第二局部数据写入至非挥发性存储器的另一区块的偶页，且将第三与第四局部数据写入至此区块的奇页。本发明能针对控制器的运作进行妥善的控制，以突破采用较新技术制造闪存时的瓶颈。 | ||
| 搜索关键词： | 记忆 装置 进行 写入 管理 方法 控制器 | ||
【主权项】：
1.一种用来于一记忆装置中进行写入管理的方法，所述记忆装置包括一非挥发性存储器，所述非挥发性存储器包括一或多个非挥发性存储器组件，所述一或多个非挥发性存储器组件中的任一者包括多个区块，所述多个区块中的任一者包括多页，所述方法的特征在于，包括有：从一主装置接收一系列数据，以从所述系列数据取出偶页数据与奇页数据；将所述偶页数据中的第一局部数据写入至所述非挥发性存储器；传送不带有一确认指令的一第一组指令至所述非挥发性存储器，以将所述第一局部数据以及所述偶页数据中的第二局部数据写入所述非挥发性存储器中的一内部缓冲器，其中所述确认指令是用来触发所述非挥发性存储器执行至少一指令以对所述非挥发性存储器中的至少一非挥发性存储器组件进行编程运作；传送一第二组指令与所述确认指令至所述非挥发性存储器，以将所述第一局部数据与所述第二局部数据写入至所述非挥发性存储器中的一区块，其中所述至少一指令包括所述第二组指令，且所述确认指令触发所述非挥发性存储器执行所述第二组指令；将所述奇页数据中的第三局部数据写入至所述非挥发性存储器；以及将所述第一局部数据与所述第二局部数据写入至所述非挥发性存储器中的另一区块的一偶页，且将所述第三局部数据与所述奇页数据中的第四局部数据写入至所述另一区块的一奇页。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810453571.9/，转载请声明来源钻瓜专利网。
- 上一篇：数据存储装置及其操作方法
- 下一篇：异构计算系统及其操作方法
- 同类专利
- 一种基于链表和循环队列的字符缓冲区设置方法和系统-202310623128.2
- 余丹;兰雨晴;孙中杰;邢智涣;王丹星 - 慧之安信息技术股份有限公司
- 2023-05-30 - 2023-10-17 - G06F12/0802
- 本发明提出了一种基于链表和循环队列的字符缓冲区设置方法和系统。所述字符缓冲区设置方法包括：针对循环队列节点的结构体和缓冲区的结构体进行定义，获得循环队列节点结构体和缓冲区结构体；利用循环队列节点对缓冲区进行初始化，并在缓冲区初始化后，对缓冲区添加数据；针对完成数据添加的缓冲区进行数据读取。所述系统包括与所述方法步骤对应的模块。
- 计数器的处理方法、图形处理器、设备及存储介质-202310048842.3
- 阙恒;和华;朱康挺;陈峥 - 南京砺算科技有限公司;砺算科技（上海）有限公司
- 2023-02-01 - 2023-10-13 - G06F12/0802
- 本申请提供一种计数器的处理方法、图形处理器、设备及存储介质。涉及计算机技术领域。该方法包括：当触发目标计数器的原子操作时，判断所述目标计数器是否存在于缓存中；若所述目标计数器不存在于缓存中，则根据目标计数器标识和计数器地址起始信息确定目标计数器地址；在内存中，根据所述目标计数器地址获取所述目标计数器；对所述目标计数器执行所述原子操作。由于内存存储空间远大于缓存存储空间，因此内存可支持数量庞大的隐藏计数器的存储，同时通过缓存存储的目标计数器标识和计数器地址起始信息可以确定目标计数器在内存中的目标计数器地址。因此能够实现图形处理器支持庞大数量的隐藏计数器，提高图形处理器的计算效率。
- 对分支预测失败的指令缓存快速处理的芯片系统及方法-202310799174.8
- 陈小平;强鹏 - 太初（无锡）电子科技有限公司
- 2023-07-03 - 2023-10-13 - G06F12/0802
- 本发明公开了对分支预测失败的指令缓存快速处理的芯片系统及方法，属于计算机技术领域，包括处理器、数据缓存器、一级缓存、二级缓存；一级缓存和数据缓存器同时与处理器连接，用于接收处理器发出的分支预测失败信号和PC寻址信号；正在处理的PC，当指示分支预测失败时，一级缓存立即停止从一级缓存取指令操作，同时向处理器返回无效结果后续处理；PC已经写入数据缓存器，当指示分支预测失败时，直接从数据缓存器中移除；处理器发出的PC寻址，直接作为查询一级缓存的地址，下一个周期即可返回给处理器数据。本发明提供对分支预测失败的指令缓存快速处理的芯片系统及方法，减少了一级缓存对分支预测失败的PC寻址信号的处理时间。
- 访存策略管理方法及装置、处理器和计算设备-202310034457.3
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-01-10 - 2023-10-10 - G06F12/0802
- 本公开提供了一种访存策略管理方法及装置、处理器和计算设备。该方法包括：基于历史访问请求的命中情况，更新地址管理表，地址管理表包括与地址区间对应的命中统计数据，历史访问请求为针对地址区间内的历史目标地址的访问请求；基于命中统计数据，确定与地址区间对应的访存策略参数；响应于接收到针对地址区间内的目标地址的访问请求，将访存策略参数添加至访问请求，以更新访问请求；将更新后的访问请求发送至缓存单元。该方法可以实现访存策略参数的自适应动态调整，有助于优化缓存访问策略，并提升数据交互效率和处理器处理效率。
- 具有提高的高速缓存命中率的处理装置及其高速缓存设备-202311091792.3
- 张森杰;姚安邦;张旭 - 英特尔（中国）研究中心有限公司
- 2023-08-28 - 2023-09-29 - G06F12/0802
- 本公开提供了具有提高的高速缓存命中率的处理装置及其高速缓存设备。该高速缓存设备包括：接口电路，被配置为从处理器接收关于存取存储器簇的配置指令；以及簇分析器，耦合到接口电路并且被配置为：基于配置指令获取要存取的存储器簇的信息；并且通过接口电路将存储器簇从存储器中读入高速缓存设备的缓存行中，其中，存储器簇包括根据将要执行的计算的结果中的每个元素的计算所需要的存储器访问轨迹的相似性进行归类的一系列存储器区域，并且每个存储器区域对应于存储器中的一段连续地址。
- 请求调度方法、缓存、装置、计算机设备及存储介质-202310547976.X
- 潘滨;虞美兰;吕晖;路文斌;马瑞 - 太初（无锡）电子科技有限公司
- 2023-05-16 - 2023-09-29 - G06F12/0802
- 本申请涉及总线技术领域，公开了请求调度方法、缓存、装置、计算机设备及存储介质，本申请所述方法应用于缓存包括接收待调度请求，并从待调度请求中提取目标事务ID以及目标映射地址；目标映射地址为映射到缓存中的地址；根据目标事务ID以及目标映射地址，确定是否存在目标事务ID历史请求以及目标映射地址历史请求；当不存在目标事务ID历史请求以及目标映射地址历史请求时，执行待调度请求；当不存在目标映射地址历史请求，且存在目标事务ID历史请求时，若目标事务ID历史请求为指定状态时，执行待调度请求。考虑了待调度请求的事务依赖性以及映射地址依赖性，包括同事务ID保序性的同时，提高缓存的性能。
- 数据传输的物理地址管理方法、装置、存储介质和设备-202310671603.3
- 刘江宽;杨杭军;邹少宇 - 南京地平线集成电路有限公司
- 2023-06-07 - 2023-09-01 - G06F12/0802
- 本公开实施例公开了一种数据传输的物理地址管理方法、装置、存储介质和设备，其中，方法包括：基于连续的预设大小的物理地址确定用于接收待传输数据的数据接收地址，同步数据接收地址对应的第一地址信息；将待传输数据存储在目标地址；其中，目标地址为数据接收地址中的部分或全部；基于与待传输数据相关的计数信息，确定目标地址的回收状态；根据目标地址的回收状态，回收目标地址，同步目标地址对应的第二地址信息。本公开实施例通过与待传输数据相关的计数信息，来回收用户不再使用的目标地址，将目标地址对应的第二地址信息进行同步，实现简单高效的地址释放，提高了目标地址的利用率，通过简单高效的地址管理方式，提升了数据传输的效率。
- 一种字模数据的缓存方法、装置、设备和存储介质-201910435174.3
- 贾哲明;李男;张涵 - 深圳市创维软件有限公司
- 2019-05-23 - 2023-09-01 - G06F12/0802
- 本发明实施例公开了一种字模数据的缓存方法、装置、设备和存储介质，该方法包括：获取目标字符对应的目标字模数据；将目标字符对应的目标字符编码作为元素下标值，获得预设索引数组中目标字符编码对应的目标元素位置；确定目标字符编码对应的目标索引值，并将目标索引值存储至目标元素位置；根据目标索引值确定目标缓存单元，并将目标字模数据存储至目标缓存单元中。通过本发明实施例的技术方案，可以充分合理地利用内存资源，并且降低了内存空间。
- 操作高速缓存的方法以及高速缓存控制器-202310637913.3
- 曹鎏 - 北京奕斯伟计算技术股份有限公司
- 2023-05-31 - 2023-08-25 - G06F12/0802
- 本公开的至少一实施例提供了操作高速缓存的方法以及高速缓存控制器。该操作高速缓存的方法包括：接收访问高速缓存的事务的执行域状态信息，其中，执行域状态信息与事务的执行域相关联；以及基于执行域状态信息操作高速缓存。该操作高速缓存的方法可以基于执行域标识符操作高速缓存，可以实现基于执行域的安全及高效的缓存操作。
- TMU系统和TMU系统的运算优化方法-202310723241.8
- 江靖华;韩会莲;张坚 - 深流微智能科技（深圳）有限公司
- 2023-06-19 - 2023-08-25 - G06F12/0802
- 本发明实施例公开了TMU系统，系统包括：处理器核、数据存储器、高速缓冲存储器和纹理映射单元；处理器核按照第一配置信息对纹理映射单元进行配置，纹理映射单元对第一配置信息进行解析，生成第一访问请求并发送给高速缓冲存储器；高速缓冲存储器根据第一访问请求在数据存储器中访问纹理数据，生成访问结果并返回给纹理映射单元；纹理映射单元根据访问结果生成结束信号发送给处理器核，结束数据提取。通过高速缓冲存储器在数据存储器中直接获取纹理像素对应的未经压缩的纹理数据，由于直接调用数据存储器中相应的纹理数据，并不需要进行解压运算和数据存储的操作，使得TMU系统的效率更高且减少内存的占用率，以达到性能优化的目的。
- 存储系统及其操作方法-201910098305.3
- 郑承奎;禹秀海;河昌秀 - 爱思开海力士有限公司
- 2019-01-31 - 2023-08-08 - G06F12/0802
- 本申请公开了一种存储系统及其操作方法。一种存储系统包括：存储器件，其包括主存储器和高速缓冲存储器，高速缓冲存储器包括用于高速缓存储存在主存储器中的数据的多个高速缓存行，其中，多个高速缓存行中的每个高速缓存行包括高速缓存数据、表示相应的高速缓存数据是否有效的有效比特位以及表示主存储器的读取数据是否正在被加载的加载比特位；以及存储器控制器，其适用于参考有效比特位和加载比特位来调度存储器件的操作。
- 一种提高指令缓存预取执行效率的芯片系统及方法-202310799269.X
- 陈小平;强鹏 - 太初（无锡）电子科技有限公司
- 2023-07-03 - 2023-08-01 - G06F12/0802
- 本发明公开了一种提高指令缓存预取执行效率的芯片系统及方法，属于计算机的技术领域；包括处理器、分支预测器、一级缓存、预取缓冲器、预取控制部件、二级缓存；所述预取缓冲器用于存储速度不同步的设备之间的传输数据以减少进程之间的相互等待时间；所述预取控制部件用于控制从二级缓存预取的操作行为；所述预取控制部件与所述处理器执行指令的顺序地址以及所述分支预测器输出的分支预测地址连接。本发明采用顺序预取和分支预取相结合设计结构，提升了对预取地址的准确性；同时控制对预取缓冲器深度的读取，兼顾了对预取覆盖率和正确率性能的提升；另外，消除了有可能导致程序“跑飞”预取操作；消除了一些非必要的预取操作。
- 一种高速缓冲存储器Cache读写方法、系统、介质及设备-202310331589.2
- 虞新阳;杨建;李兆石 - 沐曦集成电路（上海）有限公司
- 2023-03-31 - 2023-07-28 - G06F12/0802
- 本公开实施例提供的一种高速缓冲存储器Cache读写方法、系统、介质及设备，属于数据处理领域，根据计算任务特性配置Cache机制和数据区特性，一方面可以较灵活地对不同的数据块做合适的控制，另外一方面对高速缓冲存储器Cache设计添加了预缓存prefetch功能，能很快速地把需要prefetch的数据提前加载到Cache中，减少后续数据读取的延时，特别是对于人工智能算法等比较规律的计算工作，可以减少数据等待时间，提升整体的性能。
- 一种基于PCIe接口高速获取超声数据的方法-202211431925.2
- 高明伟;张伟光;雅克.苏凯 - 逸超医疗科技（北京）有限公司
- 2022-11-16 - 2023-07-25 - G06F12/0802
- 本发明提供了一种基于PCIe接口高速获取超声数据的方法，方法包括：驱动单元初始化期间：申请若干物理连续的数据缓冲区，及相同数量的描述符结构体和回写结果结构体；驱动单元构建包含直接存储器访问单元的缓冲区信息及回写地址的循环链表；驱动单元将超声数据的直接存储器访问单元的缓冲区映射到虚拟地址，通过驱动单元将虚拟地址反馈给上位机；现场可编程门阵列读取超声设备探头采集的超声数据，根据超声数据的描述符获取缓冲区地址，并写入超声数据，直接存储器访问单元同时更新已完成的直接存储器访问单元访存次数。本发明由现场可编程门阵列发起超声数据的存储，避免了现有技术由直接存储器访问单元发起导致超声数据丢失的问题。
- 系统级芯片的内存访问方法、装置及电子设备-202310061168.2
- 唐志敏;王海洋;姜莹 - 北京象帝先计算技术有限公司
- 2023-01-19 - 2023-07-21 - G06F12/0802
- 一种系统级芯片的内存访问方法、装置及电子设备，所述系统级芯片包括多个IP模块以及片上缓存，所述多个IP模块共享所述片上缓存；所述方法包括：获取任一IP模块发送的写访问；所述写访问用于将目标数据写入内存的目标地址；将所述目标数据写入片上缓存的缓存行中；在片上缓存中进行遍历，确定待写回内存、对应的内存地址与所述目标地址位于同一内存页的至少一个缓存行；在达到预设写回条件的情况下，将所述至少一个缓存行中的数据和所述目标数据连续写入内存。
- 基于UHS PSRAM控制器的读写控制方法及装置-202310233049.0
- 何振 - 珠海全志科技股份有限公司
- 2023-03-10 - 2023-07-18 - G06F12/0802
- 本发明公开了一种基于UHS PSRAM控制器的读写控制方法及装置，该方法应用于UHS PSRAM控制器中，且多个主机及UHS PSRAM分别与UHS PSRAM控制器连接，该方法包括：UHS PSRAM控制器接收任一主机通过总线发送的操作信息，操作信息至少包括操作命令；UHS PSRAM控制器将操作信息存储于目标存储空间；UHS PSRAM控制器根据命令读取条件，将从目标存储空间中读取出的所有待执行操作命令中每个待执行操作命令对应的信息发送至UHS PSRAM，以触发UHS PSRAM根据每个待执行操作命令对应的信息执行相匹配的操作。可见，实施本发明能够提高向UHS PSRAM下发命令的效率和准确性，从而提高UHS PSRAM读写数据的效率，有利于满足UHS PSRAM的读写数据需求，从而有利于提高UHS PSRAM的工作性能。
- 一种访存地址获取方法、装置及电子设备-202111611646.X
- 邓金易;尹首一;张临云;魏少军;韩伯骁;徐飞 - 清华大学;中国移动通信有限公司研究院;中国移动通信集团有限公司
- 2021-12-27 - 2023-06-30 - G06F12/0802
- 本发明提供一种访存地址获取方法、装置及电子设备，涉及数据访存技术领域，其中，所述方法包括：在执行对N层循环结构的访存操作的过程中，基于所述访存操作触发的第一循序请求，执行所述访存操作的第i层循环，i为1至N的正整数，N为正整数，所述第i层循环为所述N层循环结构中的任意一层循环；在执行所述第i层循环的过程中，从所述第i层循环对应的寄存器中读取所述第i层循环中第j次循环对应的地址偏移值，j为正整数，所述第j次循环为所述第i层循环中的任意一次循环；基于所述第j次循环对应的地址偏移值获取所述第j次循环的访存地址。本发明实施例能够提高多层循环结构的访存效率。
- 混合存储方法、装置、计算机设备、存储介质-202310005489.0
- 张淮声;肖恒 - 格兰菲智能科技有限公司
- 2023-01-04 - 2023-06-13 - G06F12/0802
- 本申请涉及一种混合存储方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：接收待处理访问指令；所述待处理访问指令携带空间标识；当所述空间标识为缓冲模式时，根据所述待处理访问指令进行空间映射得到缓冲空间地址，根据所述缓冲空间地址在缓冲空间中进行数据操作；所述缓冲空间是对缓存空间进行划分得到的；当所述空间标识为缓存标识时，计算所述待处理访问指令对应的缓存空间地址，并根据所述缓存空间地址在所述目标缓存空间中进行数据操作。采用本方法避免重要数据被替换的可能性，提高读写效率。
- 一种缓存方法及装置-201711387705.3
- 刘廷伟;李志明;闵庆欢;朱照远 - 阿里巴巴集团控股有限公司
- 2017-12-20 - 2023-06-13 - G06F12/0802
- 本文公开了一种缓存方法及装置；该缓存方法，包括：根据访问请求所请求的对象的大小，计算该对象的缓存概率；根据该对象的缓存概率，确定是否将该对象写入缓存区域。如此，能够在确保缓存区域的字节命中率BHR的前提下，提高缓存区域的对象命中率OHR。
- 具有内存高速缓存管理器的高带宽存储器-201710515631.0
- 泰勒·施托克赛达尔;张牧天;郑宏忠 - 三星电子株式会社
- 2017-06-29 - 2023-06-13 - G06F12/0802
- 提供了一种具有内存高速缓存管理器的高带宽存储器。一种使用高带宽存储器作为高速缓存存储器的系统和方法。高带宽存储器可包括：逻辑管芯和堆叠在逻辑管芯上的多个动态随机存取存储器管芯。逻辑管芯可包括高速缓存管理器，其中，高速缓存管理器可通过符合JESD235A标准的外部接口与外部系统连接，其中，高速缓存管理器可包括地址转译器、命令转译器和标签比较器。地址转译器可将通过外部接口接收到的每一个物理地址转译成标签值、存储器管芯的栈中的标签地址和存储器管芯的栈中的数据地址。标签比较器可根据由地址转译器产生的标签值与存储在标签地址处的标签值是否匹配来确定是发生了高速缓存命中或还是发生了高速缓存未命中。
- 数据缓存方法、装置、计算机设备和存储介质-201910175754.3
- 李桃 - 平安科技（深圳）有限公司
- 2019-03-08 - 2023-06-02 - G06F12/0802
- 本发明提出的数据缓存方法、装置、计算机设备和存储介质，用于缓存请求频率固定的数据，其中方法包括：接收设备发来的当前请求；判断所述当前请求的请求对象是否为缓存中的对象；若所述请求对象为缓存中的对象，则从所述缓存中调用所述请求对象；否则从预设数据库中获取所述请求对象，并判断是否需要将所述请求对象存入所述缓存；若判定需要将所述请求对象存入所述缓存中，则删除所述缓存中的目标对象，并将所述请求对象存入所述缓存中，所述目标对象为在第一预设时间内各对象被调用的时刻当中最晚的对象，该方法能够提高调用缓存频率基本固定场景的缓存命中率，充分利用缓存资源，与现有LRU、LFU以及FIFO等缓存算法相比，耗费的时间代价更少。
- 包括页缓冲器的存储器装置-201811523099.8
- 吴星来;金东赫;丁寿男 - 爱思开海力士有限公司
- 2018-12-13 - 2023-05-23 - G06F12/0802
- 包括页缓冲器的存储器装置。一种存储器装置，其包括：多条位线；页缓冲器电路，其包括电联接至所述多条位线的多个页缓冲器；以及缓存电路，其包括电联接至所述多个页缓冲器的多个缓存，其中，页缓冲器电路的级数小于缓存电路的级数。
- 存数指令的执行方法、系统及装置-202211468484.3
- 郇丹丹;李祖松 - 北京微核芯科技有限公司
- 2022-11-22 - 2023-05-12 - G06F12/0802
- 本公开关于一种存数指令的执行方法、系统及装置，属于计算机技术领域。其中，该方法包括：获取已发射的存数指令对应的待存储数据和待存储数据对应的虚拟存储地址；根据虚拟存储地址确定对应的物理地址；将待存储数据和物理地址发送至访存重定序队列，以进行访存指令重定序，访存指令包括存数指令；基于访存重定序队列中访存指令的程序执行序，将存数指令的待存储数据缓存至存数缓存队列中对应的目标缓存项内；将存数缓存队列中满足预设写入条件的缓存项内的数据写入高速缓冲存储器。本公开构建独立的存数指令的流水线，将取数指令和存数指令流水线解耦合，缩短存数指令的执行时间，提高指令执行效率。
- 一种内容感知型计算机缓存管理系统及方法-201810555251.4
- 邓玉辉;刘瑞锴 - 暨南大学
- 2018-06-01 - 2023-05-05 - G06F12/0802
- 本发明公开了一种内容感知型计算机缓存管理系统及方法，包括元数据管理模块和数据块管理模块。元数据管理模块包括：源地址映射索引，源地址管理，指纹索引，唯一数据块缓存地址管理。数据块管理模块负责缓存内数据块的维护。本发明改变传统的基于LRU算法缓存系统的元数据组织，通过结合重复数据删除技术，使缓存系统具有内容感知能力，通过识别并删除缓存中相同内容的冗余数据块，提高缓存系统的利用率，扩大缓存数据块映射数据量，提高缓存命中率，减少对下层存储设备的访问，减少平均I/O时延，提升系统整体性能。
- 一种兼容向量数据的访存系统及方法-202310070132.0
- 白子禾;李晋;蔡显能;王荣丰;霍旭东;杜鹰;胡波 - 成都申威科技有限责任公司
- 2023-02-07 - 2023-04-14 - G06F12/0802
- 本发明提供了一种兼容向量数据的访存系统及方法，包括：定序器、地址生成模块、访存模块和内存模块；所述定序器用于生成指令译码信息；所述地址生成模块用于根据指令译码信息，生成总线信息和地址信息；所述访存模块用于根据总线信息和地址信息，对内存模块进行存储或者加载操作；本发明解决了现有对向量数据访存功能冗余，造成处理效率下降的问题。
- 一种缓存系统及其管理方法-202211598805.1
- 王鹏超;郝沁汾;刘宏伟 - 无锡芯光互连技术研究院有限公司;芯光智网集成电路设计(无锡)有限公司
- 2022-12-12 - 2023-03-14 - G06F12/0802
- 本发明公开了一种缓存系统及其管理方法。缓存系统包括：至少两个处理内核、一致性控制模块、一致性处理模块和缓存模块；所述处理内核通过协议总线与一致性控制模块连接；一致性控制模块分别与所述一致性处理模块和所述缓存模块连接；所述一致性处理模块与所述缓存模块连接；所述一致性处理模块用于当所述缓存模块配置为非一致性高速缓存时，对所述缓存模块进行一致性处理；所述一致性控制模块用于当所述缓存模块配置为一致性高速缓存时，对所述一致性处理模块进行无效处理。本发明提供一种缓存系统及其管理方法，根据实际需求灵活改变芯片的缓存配置，提高系统缓存配置的灵活性。
- 一种基于FPGA的多包串行数据的接收与存储结构及方法-202211410777.6
- 郭正霖;王磊;李杰;张思睿 - 中国航空工业集团公司西安飞行自动控制研究所
- 2022-11-11 - 2023-03-07 - G06F12/0802
- 本发明属于数据传输与网络通信技术领域，公开了一种基于FPGA的多包串行数据的接收与存储结构及方法。通过一个串行数据接口接收多种不同标签的数据包，并将其按照标签号lable分别存储于特定的双缓冲区中供读取。将不同标签号lable的数据包分别存储于特定的缓冲区中供读取，提高了上位机读取特定数据包的效率；利用双缓冲区机制，提高了数据传输的稳定性与可靠性，提高了数据读取过程中的安全性。
- 一种数据缓存方法及装置-202211154122.7
- 王彦军 - 平安银行股份有限公司
- 2022-09-21 - 2022-12-23 - G06F12/0802
- 本申请提供一种数据缓存方法及装置，该方法包括：获取缓存版本管理配置信息；获取待缓存数据；根据缓存版本管理配置信息，采用键值对方式存储待缓存数据，得到包括关键字版本号的键值对缓存数据；判断关键字版本号是否被修改；如果是，则立即删除键值对缓存数据。可见，该方法能够及时清除缓存数据，避免缓存区溢满，减少存储压力，从而有利于提升数据的查询性能。
- 进阶主机控制器及其控制方法-202011180639.4
- 董晓明;刘子威;詹丕显 - 上海兆芯集成电路有限公司
- 2020-10-29 - 2022-11-29 - G06F12/0802
- 一种进阶主机控制器(Advanced Host Controller)，包含硬件区域描述表控制器以及硬件区域描述表高速缓存模块。硬件区域描述表高速缓存模块耦接硬件区域描述表控制器。硬件区域描述表高速缓存模块用于存储至少一个硬件区域描述符条目。硬件区域描述表控制器从硬件区域描述表高速缓存模块获取硬件区域描述符条目。硬件区域描述表控制器根据硬件区域描述符条目传输数据。其中，硬件区域描述符条目是至少一个硬件区域描述符条目之一。
- 一种内存访问地址预测方法、装置、存储介质及电子设备-202111389660.X
- 余佩其;王毅;陈家贤;马晨琳;周池;毛睿 - 深圳大学
- 2021-11-22 - 2022-11-11 - G06F12/0802
- 本发明公开了一种内存访问地址预测方法、装置、存储介质及电子设备，当程序运行时，确定内存访问流中是否包含历史内存地址访问序列；当内存访问流中包含历史内存地址访问序列，获取历史内存地址访问序列的内存地址数据，其中历史内存地址访问序列的内存地址数据包括：历史被访问的内存地址以及其对应的地址标签；根据历史内存地址访问序列的内存地址数据利用预先训练好的神经网络模型计算历史被访问的内存地址的概率分布；根据概率分布结果确定下一个被访问的内存地址。该方法根据现有的内存地址数据并利用预先训练好的神经网络模型来计算历史被访问的内存地址的概率分布，概率分布计算结果更准确，数据获取与分配的效果更好。
- 专利分类
