[发明专利]一种基于FPGA的信道模拟器及其模拟方法在审
申请号: | 201810252536.0 | 申请日: | 2018-03-26 |
公开(公告)号: | CN108809458A | 公开(公告)日: | 2018-11-13 |
发明(设计)人: | 何怡刚;吴裕庭;程彤彤;黄源;隋永波;李兵;尹柏强;史露强;邵晖 | 申请(专利权)人: | 上海聚星仪器有限公司;何怡刚 |
主分类号: | H04B17/391 | 分类号: | H04B17/391 |
代理公司: | 长沙星耀专利事务所(普通合伙) 43205 | 代理人: | 黄美玲;宁星耀 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种基于FPGA的信道模拟器及其模拟方法,该信道模拟器包括主机、基带和中频子系统、射频子系统、时钟和触发子系统以及电源管理子系统;主机分别通过不同的以太网接口与基带和中频子系统、射频子系统、时钟和触发子系统连接;时钟和触发子系统还与基带和中频子系统、射频子系统连接;基带和中频子系统与射频子系统连接;主机、基带和中频子系统、射频子系统、时钟和触发子系统均与电源管理子系统连接。本发明还包括基于FPGA的信道模拟器的模拟方法。本发明以4个FPGA通过Aurora总线高速互连,每个FPGA能够提供两个信道的输入输出接口,最大能实现8发8收的信道模拟,能够满足现有MIMO系统的最大模拟需求。 | ||
搜索关键词: | 射频子系统 中频子系统 基带 触发子系统 信道模拟器 主机 电源管理子系统 输入输出接口 以太网接口 模拟需求 信道模拟 总线 互连 信道 | ||
【主权项】:
1.一种基于FPGA的信道模拟器,其特征在于:包括主机、基带和中频子系统、射频子系统、时钟和触发子系统以及电源管理子系统;主机分别通过不同的以太网接口与基带和中频子系统、射频子系统、时钟和触发子系统连接;时钟和触发子系统还与基带和中频子系统、射频子系统连接;基带和中频子系统与射频子系统连接;主机、基带和中频子系统、射频子系统、时钟和触发子系统均与电源管理子系统连接;所述主机提供人机界面和程控接口,根据用户设置的信道模拟参数生成基带和中频子系统、射频子系统以及时钟和触发子系统所需的参数,并通过以太网接口分别对基带和中频子系统、射频子系统以及时钟和触发子系统进行配置,控制整个信道模拟器的运行;所述基带和中频子系统是信道模拟器的核心,提供8通道输入和8通道输出的中频接口,基带和中频子系统实现信道环境的实时模拟,产生模拟信道环境的中频数字信号;同时,基带和中频子系统接收从射频子系统输入的中频模拟信号,经模数转化后,与模拟信道环境的中频数字信号进行离散卷积,再经数模转化后输出,得到信道模拟后的中频模拟信号;所述射频子系统是对外的信号输入输出接口,提供8通道上变频和8通道下变频功能;所述射频子系统对输入的多组模拟信号即射频信号分别进行下变频,转换为中频模拟信号后输出至基带和中频子系统;并接收基带和中频子系统进行信道模拟后的中频模拟信号,进行上变频后输出,得到最终的模拟信号;所述时钟和触发子系统是整个信道模拟器的时钟基准,提供射频子系统的参考时钟,并提供多路同步的采样时钟和触发信号来控制多个基带和中频收发模块之间的同步操作,以确保多个模块之间的信号节拍和时延一致;所述电源管理子系统为信道模拟器的各子系统供电,并实现不同子系统的上电时序控制。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海聚星仪器有限公司;何怡刚,未经上海聚星仪器有限公司;何怡刚许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810252536.0/,转载请声明来源钻瓜专利网。
- 上一篇:移动通信设备和方法
- 下一篇:用于空中RF环境仿真器的功率控制的系统和方法