[发明专利]半导体储存器的晶体管结构及其制造方法在审

专利信息
申请号: 201810241906.0 申请日: 2018-03-22
公开(公告)号: CN110299324A 公开(公告)日: 2019-10-01
发明(设计)人: 吴小飞 申请(专利权)人: 长鑫存储技术有限公司
主分类号: H01L21/8234 分类号: H01L21/8234;H01L21/265;H01L27/088
代理公司: 北京市铸成律师事务所 11313 代理人: 由元;张臻贤
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种半导体储存器的晶体管结构及其制造方法,该方法包括:在衬底上形成有源区及与之相交的字线;在两个字线之间形成接触窗并沉积导电材料;在衬底上形成位线并与有源区相交错;刻蚀未被位线遮盖的导电材料,形成位线接触垫;以及通过接触窗中的未覆盖区域向有源区注入离子,形成离子再注入区域,并利用离子的散射在有源区靠近字线的侧边形成离子再注入扩散区域。本发明通过接触窗中狭窄的未覆盖区域注入离子,形成离子再注入区域和离子再注入扩散区域,在不影响位线接点的电流路径及阻值的前提下,降低了有源区原始掺杂的浓度,减缓了电场强度并改善了漏电。
搜索关键词: 源区 离子 接触窗 字线 晶体管结构 未覆盖区域 扩散区域 注入离子 注入区域 储存器 衬底 位线 半导体 沉积导电材料 漏电 导电材料 电流路径 位线接触 位线接点 掺杂的 散射 侧边 刻蚀 遮盖 制造 相交 交错 狭窄
【主权项】:
1.一种半导体储存器的晶体管结构的制造方法,其特征在于,包括:提供衬底,并在所述衬底中形成多个有源区;形成多个埋入式的字线于所述衬底中,每个所述有源区与两个所述字线相交;刻蚀所述衬底的所述有源区中在相交的两个所述字线间的中央区域,以形成接触窗;沉积导电材料于所述接触窗及所述衬底在所述有源区之间的区域上;形成位线于所述衬底上;以所述位线为掩膜刻蚀所述导电材料,以在所述接触窗中形成位线接触垫,其中,所述位线和所述有源区的迭合区域在形状与尺寸上非完全匹配于所述接触窗,使所述位线接触垫形成在所述位线覆盖所述有源区的区域下且不完全填满所述接触窗,所述接触窗包括未覆盖所述位线接触垫及所述位线的区域;以及通过所述接触窗的未覆盖区域向所述有源区注入离子,以形成离子再注入区域,以减缓所述接触窗在所述位线的交迭区域外的电场强度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810241906.0/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件制造方法-201510634786.7
  • 秦长亮;殷华湘;赵超 - 中国科学院微电子研究所
  • 2015-09-29 - 2019-11-08 - H01L21/8234
  • 一种半导体器件制造方法,包括:在衬底上形成多个鳍片;在相邻鳍片之间形成浅沟槽隔离;在鳍片上形成栅极堆叠;以栅极堆叠为掩模,执行离子注入,在鳍片下部形成与源漏区导电类型相反的阈值调节区。依照本发明的半导体器件制造方法,通过控制掺杂工艺参数调节源漏区和部分沟道区下方的掺杂区,从而平衡高应力对小尺寸FinFET阈值电压的影响,提高器件的可靠性。
  • 用于金属栅极的制造技术-201611169046.1
  • 雷通;陈勇跃;周海锋 - 上海华力微电子有限公司
  • 2016-12-16 - 2019-11-08 - H01L21/8234
  • 本公开内容的一个方面是一种通过在ILD0层之上形成特殊层以代替传统TiN硬掩模来制造金属栅极的方法,以避免由于传统的ILD0 CMP造成的ILD0损耗。该方法可包括:在ILD0 CMP之后,在ILD0层之上形成薄的第一可灰化膜层;然后在该第一层之上形成薄的第二介电层;在针对第一区域(例如PMOS或NMOS)的铝CMP工艺期间,通过抛光移除第二层直至第一可灰化膜层的顶表面;以及然后通过诸如燃烧之类的灰化法移除第一可灰化膜层。以此方式,可降低第一铝CMP步骤期间的ILD0损耗并由此降低ILD0的初始高度,这进而可以降低填充在腔中的初始虚栅极的高度。
  • 形成半导体结构的方法-201811390946.8
  • 黄如立;江欣哲;曾主元;徐维澤;陈岳毅;王淑慧;张世勳 - 台湾积体电路制造股份有限公司
  • 2018-11-21 - 2019-11-05 - H01L21/8234
  • 一种形成半导体结构的方法,包括以下步骤。移除形成在第一鳍片及第二鳍片上的虚设栅极结构,形成第一沟槽,暴露第一鳍片的一部分,与形成第二沟槽,暴露第二鳍片的一部分,以及形成界面层。形成包括镧及氧的第一高k介电层,在第一沟槽及第二沟槽中的界面层上。移除该第二沟槽中的第一高k介电层。形成自组装单层,在第一沟槽中的第一高k介电层上。形成第二高k介电层,在第一沟槽中的含磷酸盐单层之上与在第二沟槽中的界面层上。形成功函数金属层,在第一沟槽及第二沟槽中。形成体导电层,在第一沟槽及第二沟槽中的功函数金属层之上。
  • 半导体装置的制造方法-201910289470.7
  • 梁春昇;许梦舫 - 台湾积体电路制造股份有限公司
  • 2019-04-11 - 2019-11-05 - H01L21/8234
  • 本公开实施例提供一种半导体装置的制造方法,包括:移除形成于第一鳍片和第二鳍片的上方的虚设栅极结构,形成暴露出部分的第一鳍片和第二鳍片的沟槽;形成高介电常数介电层于第一鳍片和第二鳍片的暴露部分的上方;形成覆盖层于高介电常数介电层的上方;形成硬罩幕层于覆盖层的上方而完全填充沟槽;形成隔离部件于第一鳍片和第二鳍片之间的硬罩幕层中,隔离部件具有延伸穿过覆盖层的侧壁;移除硬罩幕层,而暴露出覆盖层和隔离部件的侧壁;于覆盖层的上方并沿着隔离部件的侧壁形成导电电极。本发明实施例也提供一种半导体结构。
  • 一种功率芯片及其制备方法-201910589553.8
  • 陈道坤;敖利波;史波;曾丹 - 珠海格力电器股份有限公司
  • 2019-07-02 - 2019-11-01 - H01L21/8234
  • 本发明涉及电子芯片技术领域,公开一种功率芯片及其制备方法。在衬底的一侧表面形成沟道层和势垒层,通过隔离工艺形成一个SBD有源区和一个HEMT有源区;在势垒层上形成芯片器件层,芯片器件层包括SBD阳极、SBD阴极、HEMT源极、HEMT漏极、HEMT栅极、第一金属层、阳极焊盘和阴极焊盘,SBD阴极与HEMT源极通过第一金属层电连接,SBD阳极和HEMT栅极与阳极焊盘电连接,HEMT漏极与阴极焊盘电连接;在芯片器件层上形成表面钝化介质层,并通过构图工艺在表面钝化介质层上形成过孔以露出阳极焊盘和阴极焊盘。本申请实施例可同时实现低开启电压和高反向耐压,降低封装难度,减小芯片寄生效应,提高电路工作效率。
  • 鳍式场效应管的形成方法-201610008863.2
  • 毛刚 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2016-01-07 - 2019-11-01 - H01L21/8234
  • 一种鳍式场效应管的形成方法,包括:在所述表面、第一鳍部侧壁表面以及第二鳍部侧壁表面形成衬垫氧化层;在第一区域的衬垫氧化层表面形成绝缘阻挡层;在绝缘阻挡层表面、以及第二区域的衬垫氧化层表面沉积前驱材料层;在含H2O氛围下对前驱材料层进行固化退火处理,将前驱材料层转化为绝缘层,在固化退火处理过程中,第一鳍部侧壁被氧化形成第一氧化层,第二鳍部侧壁被氧化形成第二氧化层,且第一氧化层的厚度小于第二氧化层的厚度;去除部分厚度的绝缘层形成隔离层,且还去除高于隔离层顶部的衬垫氧化层、绝缘阻挡层、第一氧化层以及第二氧化层。本发明在形成隔离层之后,第一鳍部的关键尺寸大于第二鳍部的关键尺寸,且工艺步骤简单。
  • 半导体结构及其形成方法-201510906938.4
  • 邓浩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2015-12-09 - 2019-11-01 - H01L21/8234
  • 一种半导体结构及其形成方法,所述半导体结构的形成方法包括:提供半导体衬底;在半导衬底表面形成具有开口的掩膜层;沿所述开口刻蚀半导体衬底,形成第一凹槽;形成位于第一凹槽和开口内的隔离层,所述隔离层表面与掩膜层表面齐平;去除掩膜层,形成第二凹槽;在第二凹槽内形成表面低于隔离层表面的第一锗硅层;在第一锗硅层表面形成填充满第二凹槽且覆盖隔离层的无定形锗硅层;采用固相外延生长工艺,使第一锗硅层表面的部分无定形锗硅层转变为第三锗硅层;以隔离层作为停止层,对无定形锗硅层和第三锗硅层进行平坦化;回刻蚀所述隔离层,使隔离层表面低于第三锗硅层表面。上述方法可以提高半导体结构的性能。
  • 一种半导体器件及其制备方法、电子装置-201510672970.0
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2015-10-16 - 2019-10-25 - H01L21/8234
  • 本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底的阱区上形成有NMOS和PMOS的具有第一高度的鳍片;步骤S2:在所述鳍片的侧壁上形成间隙壁,以覆盖所述鳍片的侧壁;步骤S3:以所述间隙壁为掩膜蚀刻所述半导体衬底,以增加所述鳍片的高度,形成第二高度的台阶形鳍片;步骤S4:在所述半导体衬底上以及所述间隙壁下方的所述台阶形鳍片的侧壁上形成扩散阻挡层;步骤S5:在所述台阶形鳍片的底部执行沟道停止离子注入。本发明所述方法可以阻止阱区离子以及沟道停止离子的扩散和损失,进一步提高了器件的性能和良率。
  • 具有改进的可靠性和效率的功率器件结构-201910272960.6
  • 申旦 - 辛纳普蒂克斯公司
  • 2019-04-04 - 2019-10-18 - H01L21/8234
  • 根据一个或多个实施例的系统和方法被提供用于转换放大器中使用的高侧功率级输出驱动器的改进的可靠性和效率。在一个示例中,系统包括功率器件结构,所述功率器件结构包括形成在半导体p衬底内的n阱结构和形成在n阱结构内的p阱结构。系统还包括形成在p阱结构上的一个或多个NMOS电子功率器件和形成在p阱结构上的p阱保护环,所述p阱保护环配置成围绕一个或多个NMOS电子功率器件。系统还包括形成在n阱结构上的n阱保护环,所述n阱保护环配置成围绕p阱结构;以及形成在n阱结构上的p+保护环,所述p+保护配置成围绕n阱保护环。
  • 半导体储存器的晶体管结构及其制造方法-201810241906.0
  • 吴小飞 - 长鑫存储技术有限公司
  • 2018-03-22 - 2019-10-01 - H01L21/8234
  • 本发明提出一种半导体储存器的晶体管结构及其制造方法,该方法包括:在衬底上形成有源区及与之相交的字线;在两个字线之间形成接触窗并沉积导电材料;在衬底上形成位线并与有源区相交错;刻蚀未被位线遮盖的导电材料,形成位线接触垫;以及通过接触窗中的未覆盖区域向有源区注入离子,形成离子再注入区域,并利用离子的散射在有源区靠近字线的侧边形成离子再注入扩散区域。本发明通过接触窗中狭窄的未覆盖区域注入离子,形成离子再注入区域和离子再注入扩散区域,在不影响位线接点的电流路径及阻值的前提下,降低了有源区原始掺杂的浓度,减缓了电场强度并改善了漏电。
  • 一种半导体器件及其制备方法、电子装置-201510566198.4
  • 傅丰华;余云初;沈忆华;潘见 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2015-09-08 - 2019-09-27 - H01L21/8234
  • 本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1:提供半导体衬底,在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的栅极结构,在所述栅极结构的两侧还形成有抬升源漏,步骤S2:在与鳍片延伸方向相垂直的方向上、在所述栅极结构上方形成图案化的沟槽阻挡层,以覆盖所述栅极结构;步骤S3:在所述沟槽阻挡层的侧壁上形成间隙壁;步骤S4:在所述沟槽阻挡层上形成图案化的沟槽掩膜层,以露出所述栅极结构之间的沟槽区域;步骤S5:以所述沟槽掩膜层为掩膜,蚀刻所述沟槽区域,以形成沟槽,露出所述抬升源漏;步骤S6:在所述沟槽中所述抬升源漏上形成第一互连结构。所述方法可以实现更小的沟槽间隙,同时增强光刻曝光能力。
  • 双重图形化的方法-201610011927.4
  • 张城龙;郑二虎 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2016-01-08 - 2019-09-27 - H01L21/8234
  • 一种双重图形化的方法,包括:在核心层顶部表面和侧壁表面、以及第二区域的基底表面形成侧墙层,且位于第二子区域的基底表面的侧墙层顶部与第一区域的基底表面齐平;在侧墙层表面形成牺牲层,且牺牲层顶部高于核心层顶部或与和核心层顶部齐平;对牺牲层顶部以及侧墙层顶部进行平坦化处理,去除高于核心层顶部的牺牲层以及侧墙层;去除牺牲层和核心层,且第一区域的基底表面与第二子区域的侧墙层顶部齐平;以第一子区域的侧墙层为掩膜,刻蚀去除位于第二子区域的侧墙层以及位于第二子区域的第一厚度的基底,还刻蚀去除位于第一区域的第二厚度的基底,在基底内形成目标图形。本发明减小目标图形两侧的基底表面高度差值,提高形成的目标图形质量。
  • 半导体工艺方法-201810890248.8
  • 余德伟;陈建豪;彭治棠;王舒谊;陈哲明 - 台湾积体电路制造股份有限公司
  • 2018-08-07 - 2019-09-24 - H01L21/8234
  • 此处所披露的实施例总体而言涉及使用循环的沉积‑蚀刻工艺在高深宽比的沟槽中形成栅极层。在一实施例中,提供一种半导体工艺方法。此方法包含执行第一沉积工艺以在基板上的部件的底面上以及沿着此部件的多个侧壁表面形成顺应性薄膜。此方法包含执行蚀刻工艺以移除此顺应性薄膜的一部分。此方法包含重复此第一沉积工艺及此蚀刻工艺以此顺应性薄膜填充此部件。此方法包含暴露此顺应性薄膜至紫外光。
  • 接触结构-201910112883.8
  • 朴灿鲁;蔡东辰 - 格芯公司
  • 2019-02-13 - 2019-09-17 - H01L21/8234
  • 本发明涉及接触结构。本公开涉及半导体结构,并且更特别地,涉及接触结构以及制造方法。所述方法包括:使位于邻近栅极结构之间并且位于源极/漏极金属化的金属化覆盖层下方的隔离区凹陷;将所述金属化覆盖层平面化至所述邻近栅极结构的水平;以及形成在所述邻近栅极结构的侧面上并且在所述邻近栅极结构上方延伸的到所述源极/漏极金属化的源极/漏极接触。
  • 改善栅极侧墙形貌的方法及半导体器件制造方法-201610307769.7
  • 陈宏 - 上海华虹宏力半导体制造有限公司
  • 2016-05-11 - 2019-09-17 - H01L21/8234
  • 本发明提供一种改善栅极侧墙形貌的方法以及半导体器件制造方法,在形成的侧墙层表面上覆盖一层保护层,该保护层包裹住侧墙层,这样使半导体衬底表面趋于平坦;然后,采用侧墙层和保护层具有高刻蚀选择比的穿通刻蚀工艺垂直刻蚀保护层,以去除保护层位于栅极结构顶部等平面上的部分,而保留位于所述栅极结构的侧壁及斜肩上的部分;之后在部分刻蚀侧墙层形成侧墙的过程中,斜肩上的保护层可以对其下的侧墙层进行保护,降低斜肩处侧墙材料的刻蚀损耗,从而可以最终获得宽度均匀性的侧墙,该侧墙可以增大后续在源/漏区上形成的接触孔与栅极结构之间的有效距离,改善源/漏区离子注入的效果,从而改善器件的阈值电压和漏电流问题,提高器件性能。
  • 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法-201910591988.6
  • 代萌;李承杰;顾嘉庆 - 上海格瑞宝电子有限公司
  • 2019-07-02 - 2019-09-10 - H01L21/8234
  • 本发明公开深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法,深浅沟槽的金属氧化物半导体场效应晶体管包括垂直相交的深沟槽和浅沟槽,深沟槽和浅沟槽侧壁和底部均生长有一层氧化层,内部填充有多晶硅。本发明提出了一种立体的三维结构来实现高击穿电压,低开启电压的特性。包括垂直相交的深浅沟槽,整个沟槽制备过程无需增加光刻板以及多次淀积、刻蚀去实现沟槽内部复杂的构造,制备流程更简洁,工艺更易控制。
  • 用于芯轴和间隔件图案化的方法和结构-201510982705.2
  • 王崇铭;彭志雄;张岐康;陈桂顺;傅士奇 - 台湾积体电路制造股份有限公司
  • 2015-12-24 - 2019-09-06 - H01L21/8234
  • 方法包括接收集成电路设计布局,该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案,该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中,该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中,该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。
  • 一种通过连接孔改善UIS的方法及功率器件-201910550408.9
  • 张雨;陈虞平;胡兴正;刘海波 - 南京华瑞微集成电路有限公司
  • 2019-06-24 - 2019-08-30 - H01L21/8234
  • 本发明公开了一种通过连接孔改善UIS的方法及功率器件。该方法在介质层上侧进行孔涂胶及曝光处理,在第一混合气体下将源区上侧的介质层和栅氧化层刻蚀出第一连接孔;在第二混合气体下将第一连接孔下侧的源区和体区内刻蚀出第二连接孔;向第二连接孔下侧的体区内进行孔注入和退火操作,以形成月牙状的接触区。本发明通过将源区连接孔分成两个步骤制作,在第二混合气体下刻蚀时,第二混合气体形成的保护膜较薄,进而将第二连接孔设置成圆形或椭圆形状,在进行孔注入和扩散后,形成的接触区呈月牙状,接触区分布的面积更广,有利于基区电阻的减小,从而防止寄生三极管的导通,进而提高了UIS能力,效果显著。
  • 半导体集成电路的制造方法-201811520873.X
  • 豊田善昭 - 富士电机株式会社
  • 2018-12-12 - 2019-08-23 - H01L21/8234
  • 提供如下一种半导体集成电路的制造方法:在包含彼此相反导电型的多个多层接合构造的半导体集成电路中,能够改善处于彼此折衷的关系的多层接合构造的穿通耐压,容易确保针对工艺偏差的耐压特性余量。半导体集成电路的制造方法包括以下工序:在第一导电型的支承层(12)的上部形成第二导电型的第一阱区(21);通过热氧化法来在第一阱区(21)上形成氧化膜(32),从而选择性地使第一阱区(21)的上表面侧的第二导电型的杂质浓度下降;去除氧化膜(32);在第一阱区(21)的上部形成第一导电型的第二阱区;以及在第二阱区上集成具有第二导电型的主电极区的半导体元件。
  • 形成鳍片式场效应晶体管装置的方法-201510860680.9
  • 布莱戴恩杜瑞兹;马汀克里斯多福荷兰 - 台湾积体电路制造股份有限公司
  • 2015-11-30 - 2019-08-02 - H01L21/8234
  • 一种形成鳍片式场效应晶体管装置之方法,晶体管其方法包含:提供由第一半导体材料形成的基板,其中该基板包含多个隔离区域;将该基板的上部部分蚀刻除去以形成多个沟槽,其中每一沟槽位于两个邻近隔离区域之间;经由外延生长工艺使多个半导体鳍片在该基板的上的这些沟槽中过度生长,其中这些半导体鳍片的上部部分位于这些隔离区域的顶表面上方;将平坦化工艺应用于这些半导体鳍片,其中由于应用该平坦化工艺的该步骤的执行,这些半导体鳍片的顶表面与这些隔离区的顶表面相齐;以及将缺陷半导体鳍片移除以形成空沟槽。由于在半导体装置的顶表面上具有差排缺陷的机率较低,所以利用本发明的形成鳍片式场效应晶体管的方法可得到无缺陷FinFET装置。
  • 半导体器件及其形成方法-201810022624.1
  • 夏雪;刘轶群 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
  • 2018-01-10 - 2019-07-16 - H01L21/8234
  • 一种半导体器件及其形成方法,方法包括:提供基底;在基底上形成伪栅极结构、以及位于所述伪栅极结构侧壁的第一侧墙;在基底上形成介质层,所述介质层覆盖所述第一侧墙的侧壁;去除部分伪栅极结构形成第一伪栅极结构,在介质层内形成第一开口,所述第一开口底部表面距离介质层顶部表面的距离为第一距离;形成第一开口后,去除第一开口侧壁暴露出的第一侧墙以形成第一修正侧墙,并且在介质层内形成第二开口,第二开口暴露出第一修正侧墙顶部表面;形成第二开口后,去除第一伪栅极结构,在介质层内形成栅开口;形成栅开口后,在所述栅开口内形成栅极结构。所述方法提高了半导体器件的性能。
  • 形成硅锗外延层的方法-201910174278.3
  • 谭俊;黄秋铭;颜强 - 上海华力集成电路制造有限公司
  • 2019-03-04 - 2019-07-12 - H01L21/8234
  • 本发明涉及形成硅锗外延层的方法,涉及半导体芯片制造技术,通过采用包括硅氢化物的一种或几种的硅源与氯硅化物的一种或几种的硅源的混合性气体进行嵌入式锗硅外延沉积工艺以形成硅锗外延层,代替硅氢化物或氯硅化物中的一种的硅源进行嵌入式锗硅外延沉积工艺以形成硅锗外延层,有效提高了衬底上不同图形区域的硅锗外延层生长的均匀性,改善micro‑loading效应。
  • 一种运行稳定的大电流MOS管-201910282623.5
  • 杨洪文;王兴超;路尚伟;张伟;解学军 - 山东沂光集成电路有限公司
  • 2019-04-10 - 2019-06-28 - H01L21/8234
  • 本发明公开了一种运行稳定的大电流MOS管,所述制备工艺如下:双阱注入在硅片上生成n阱和p阱,浅槽隔离用于隔离硅有源区,通过生长栅氧化层、淀积多晶硅和刻印得到栅结构,LDD注入形成源漏区的浅注入,制作侧墙在随后的源、漏注入当中保护沟道,中等能量的源、漏注入,形成的结深大于LDD的注入深度,金属接触形成硅化物接触将金属钨和硅紧密结合在一起,局部互连形成晶体管和触点间的第一层金属线;本发明的有益效果是:使得制备的大电流MOS管运行更稳定,有着良好的推广价值;制备简洁,缩短了制备的耗时,提高了制备效率。
  • PMOS器件及其集成工艺方法-201611017984.X
  • 李娟娟 - 上海华力微电子有限公司
  • 2016-11-17 - 2019-06-28 - H01L21/8234
  • 一种PMOS器件及其集成工艺方法。PMOS器件集成工艺方法包括:在P型衬底中形成由浅沟槽隔离的高压与低压N阱区;在高压与低压N阱区上分别形成栅极结构;涂覆第一光刻胶层,定义第一光刻胶图案,去除高压N阱区上方光刻胶,对高压N阱区执行离子注入以形成高压PMOS器件的轻掺杂扩散区;去除光刻胶,形成高压N阱区与低压N阱区上的栅极结构的侧墙,涂覆第二光刻胶层,利用模板定义第二光刻胶图案,同时去除高压N阱区和低压N阱区上方光刻胶,对高压N阱区与低压N阱区执行以相对于衬底表面成倾斜角度的离子注入,以形成低压PMOS器件的轻掺杂扩散区,在高压PMOS器件的轻掺杂扩散区周围形成二次扩散注入区;形成高压PMOS重掺杂的源漏区和低压PMOS重掺杂的源漏区。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top