[发明专利]I/O设备访问内存的方法、装置及设备有效

专利信息
申请号: 201810240206.X 申请日: 2018-03-22
公开(公告)号: CN110297787B 公开(公告)日: 2021-06-01
发明(设计)人: 李鹏;曾露 申请(专利权)人: 龙芯中科技术股份有限公司
主分类号: G06F13/20 分类号: G06F13/20;G06F13/28
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 张子青;刘芳
地址: 100095 北京市海淀*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种I/O设备访问内存的方法、装置及设备。本发明的方法通过计算在I/O访存写请求对应的I/O数据被写入Cache到被读取的时间段内CPU访存请求的最大命中路数,根据所述最大命中路数更新Cache中I/O数据可用路数,使更新后I/O数据可用路数等于Cache总路数与所述最大命中路数的差值;根据所述Cache中I/O数据可用路数,进行I/O访存处理,实时地根据CPU对Cache的使用情况,动态地调整I/O数据在Cache中占用的空间,从而可以在不影响CPU性能的前提下,提高I/O访存性能,从而进一步提升了处理器的整体性能,提高了Cache的空间利用率。
搜索关键词: 设备 访问 内存 方法 装置
【主权项】:
1.一种I/O设备访问内存的方法,其特征在于,包括:接收I/O访存写请求,计算在所述I/O访存写请求对应的I/O数据被写入高速缓冲存储器Cache到被读取的时间段内CPU访存请求的最大命中路数;根据所述最大命中路数,更新Cache中I/O数据可用路数,使得更新后I/O数据可用路数等于Cache总路数与所述最大命中路数的差值;根据所述Cache中I/O数据可用路数,进行I/O访存处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于龙芯中科技术股份有限公司,未经龙芯中科技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810240206.X/,转载请声明来源钻瓜专利网。

同类专利
  • 一种单总线通信方法、存储介质及智能终端-202310920810.8
  • 熊颖 - 深圳市拓普瑞电子有限公司
  • 2023-07-25 - 2023-10-27 - G06F13/20
  • 本申请涉及一种单总线通信方法、存储介质及智能终端,属于通信技术领域,其方法包括:在微处理器的I/O口的工作模式为输出模式时,所述微处理器输出低电平;所述低电平的持续时间大于预设的低保持时间;在所述微处理器输出所述低电平后,所述微处理器的所述I/O口的工作模式转换为输入模式,并释放所述目标传感器的数据总线,使所述数据总线输出高电平;所述目标传感器与所述微处理器连接;在所述微处理器释放总线后,所述目标传感器发出应答信号,同时输出高电平以与所述微处理器进行通信。本申请具有在微处理器与数据总线之间进行数据传输时,有效提高数据传输的质量的效果。
  • 实现拓展坞在电脑端低DP协议版本让显示器正常显示的方法-202310841479.0
  • 毛建元 - 深圳驰越科技有限公司
  • 2023-07-10 - 2023-10-24 - G06F13/20
  • 本发明公开了一种实现拓展坞在电脑端低DP协议版本让显示器正常显示的方法,涉及电子通讯技术领域,具体该方法所采用的设备包括PD协议芯片、DP HUB、USB HUB、外部按键和两个指示灯,所述外部按键接到DP HUB的IO口上,所述指示灯与DP HUB的引脚连接,所述DP HUB和USB HUB与PD协议芯片相连,显示器连接在DP HUB上。该实现拓展坞在电脑端低DP协议版本让显示器正常显示的方法,简化了操作,不需要在去电脑上设置屏幕分辨率,可以快速的通过指示灯判断问题所在,直观的看出问题,且指示灯让使用者清晰的知道当前电脑的DP版本,并且只需要检测到按键按下会自动修改分辨率,并使修改后的分辨率总带宽不会超出总带宽,保证在电脑端DP版本较低的时候所有显示器能正常显示。
  • 一种多路径规划方法、装置及介质-202310900300.4
  • 李梦龙;穆向东 - 济南浪潮数据技术有限公司
  • 2023-07-21 - 2023-10-20 - G06F13/20
  • 本发明公开了一种多路径规划方法、装置及介质,涉及计算机领域,解决IO分布不均匀或者不能选择最优的路径的问题,获取当前各个路径的非对称逻辑单元访问状态;根据路径的非对称逻辑单元访问状态确定对应的路径的优先级;同一优先级的路径聚合为一个路径分组;接收到输入输出请求后选择运行效率最高的路径分组作为运行分组;将接收到的输入输出请求按照轮询方式发送至运行分组中的路径。通过非对称逻辑单元访问状态对所有路径进行分组,为输入输出请求选择合适的分组用于任务下发,性能更好,选择分组后,通过轮询的方式将输入输出请求下发至分组的各路径上,实现输入输出请求均匀的分布在不同路径上,实现了多路径下输入输出请求的负载均衡。
  • 一种FC协议分层架构实现方法-202010966331.6
  • 刘靖旻;范宜敏;李海菊 - 北京神州飞航科技有限责任公司
  • 2020-09-15 - 2023-10-13 - G06F13/20
  • 本发明公开了一种FC协议分层架构实现方法,该方法适用于Xilinx公司Virtex‑7 FPGA芯片,包括:设计FC‑1层逻辑模块,基于GTP IP核完成对原始高速串行数据流的8b/10b编解码和串并转换,设计传输字同步子模块和端口状态机子模块完成FC‑1层的传输字同步和端口激活;设计FC‑2层逻辑模块,包括接收数据识别子模块和发送数据仲裁子模块,完成FC数据帧的接收和发送;设计FC‑3层逻辑模块,包括登录/登出子模块和流控子模块,完成FC协议中端口的显式和隐式登录/登出,同时完成数据帧收发过程中的信用计数功能;设计FC‑4层逻辑模块,包括网络控制器子模块和网络终端子模块,完成FC‑AE‑1553协议数据的收发。本发明能够以一种灵活可扩展的方式在FPGA中设计实现FC协议分层架构。
  • 一种解决不同芯片引脚兼容的结构及其适配方法-202310973516.3
  • 李晶章 - 深圳市伦茨科技有限公司
  • 2023-08-04 - 2023-10-10 - G06F13/20
  • 本发明涉及集成电路技术领域,具体地说,涉及一种解决不同芯片引脚兼容的结构及其适配方法。其包括I/O引脚、配置单元和双向PAD单元。本发明在芯片内核的输出点或输入点和封装后的引脚之间加入一个可编程的逻辑阵列,从而实现封装后的引脚和内部输入、输出点的连接关系的改变,进而实现引脚定义的改变,这个可编程整列的逻辑关系的改变是在KEIL C模式下使用IO MUX函数来改变的,同时,该可编程阵列除了通用的IO外,还包括例如I2C、SPI、UART、PWM总线、甚至PWR脚等结构,以扩大能够改变的引脚范围,这个过程,和现有的对可编程逻辑阵列的设置对比,灵活性更高,适用性性更好。
  • 一种访问方法、装置、电子设备及可读存储介质-202310713056.0
  • 李丹 - 上海励驰半导体有限公司
  • 2023-03-01 - 2023-09-05 - G06F13/20
  • 本申请公开了一种访问方法、装置、电子设备及可读存储介质,该方法包括:获取APB主模块发送的访问请求,访问请求包括访问地址、控制信号;访问地址包括虚拟地址和实际地址;虚拟地址用于表征对实际地址对应的地址空间寄存器指定位域的位操作模式;根据控制信号确定访问类型;根据虚拟地址确定对应的位操作模式;根据确定的访问类型和确定的位操作模式,对实际地址对应的地址空间寄存器指定位域进行访问。本申请只需要对访问地址中的虚拟地址进行解析,就可以确定对实际地址对应的地址空间寄存器指定位域的位操作模式,进而实现对该地址空间寄存器指定位域进行特定位操作,而不用配置额外的地址译码单元,可以降低SOC系统的设计成本。
  • 基于I2C总线异步批量读写寄存器的方法及系统-202310679072.2
  • 宋顺涛;张明 - 江苏润石科技有限公司;上海矽朔微电子有限公司
  • 2023-06-09 - 2023-08-29 - G06F13/20
  • 本申请实施例提供了一种基于I2C总线异步批量读写寄存器的方法及系统,通过在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字,其中,所述CMD控制字配置为指示Byte的标志位,所述EE_Address控制字配置为指示要访问的寄存器的地址,且配置为指示在一次传输中发送Byte数据的起始地址;在一次传输中需要发送多个Byte数据时,以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据,解决了相关技术中的I2C单Byte的传输方式传输效率低下的问题。
  • 跨电源域信息传递电路及其控制方法-202310547233.2
  • 王学德 - 思瑞浦微电子科技(上海)有限责任公司
  • 2023-05-15 - 2023-08-15 - G06F13/20
  • 本发明公开了一种跨电源域信息传递电路及其控制方法,跨电源域信息传递电路工作于第一电源域的控制单元,控制单元包括:处理器、分频逻辑模块以及握手反压控制模块。握手反压控制模块基于总线协议和片选信号产生握手信号至处理器,分频逻辑模块基于分频比信号产生第一控制信号,握手反压控制模块基于第一控制信号控制握手信号结束的时间。根据本发明的跨电源域信息传递电路及其控制方法,在写入数据信号、地址信号与目标时钟信号之间,以及读入数据信号与第一时钟信号之间预留了充足的建立时间和保持时间的余量,降低了中后端时序收敛的难度。
  • 一种服务器系统-202110876886.6
  • 张莉 - 苏州浪潮智能科技有限公司
  • 2021-07-31 - 2023-08-11 - G06F13/20
  • 本申请公开了一种服务器系统,包括中背板、n个主板及n个管理板,中背板包括控制器,控制器用于获取主板的在位数量和管理板的在位数量,根据主板的在位数量和管理板的在位数量确定分区配置,按照分区配置控制对应的UPI的链路训练使能;每一管理板中的BMC,用于获取其对应的分区内的主板的处理数据,并根据处理数据调整控制策略。本申请将处理器和管理器件分板设置,可以提高整机的可维护性,同时便于实现多路分区切换,提高服务器系统的灵活性。
  • 一种多通道传输方法、系统、计算机设备及可读存储介质-202210096501.9
  • 张晶晶 - 苏州浪潮智能科技有限公司
  • 2022-01-26 - 2023-08-11 - G06F13/20
  • 本发明提出一种多通道传输方法、系统、计算机设备和可读存储介质,该方法包括:根据IO队列中的IO任务的大小将传输通道聚合封装成多个逻辑通道;将所述IO队列中的IO任务分配到所述多个逻辑通道中并行执行。通过本发明提出的一种多通道传输方法,将SAS传输总线分配成多个逻辑传输通道,使得多个不同速率的IO可以在链路中同时运行,降低了IO延时,从而有效的提高数据传输的性能。
  • 一种芯片组件、芯片烧录方法及上位机-202310541686.4
  • 李钜辉;陈浩 - 极海微电子股份有限公司
  • 2023-05-12 - 2023-08-04 - G06F13/20
  • 本发明涉及通信技术领域,尤其涉及一种芯片组件、芯片烧录方法及上位机。其中,芯片组件包括:回收芯片以及补丁芯片;所述补丁芯片上设置有拓展数据端口以及拓展时钟端口;所述回收芯片上设置有第一数据端口和第一时钟端口;所述拓展数据端口与所述回收芯片的所述第一数据端口电连接;所述拓展时钟端口与所述回收芯片的所述第一时钟端口电连接;所述回收芯片基于所述拓展数据端口以及所述拓展时钟端口与上位机进行通信;所述拓展数据端口用于接收所述上位机的目标信息读取指令;所述目标信息读取指令用于指示所述回收芯片生成目标信息。
  • 一种智能IO模块总线通讯方法、IO模块、终端及介质-202310588200.2
  • 丁志敏;贝武国;刘锐 - 深圳市海思科自动化技术有限公司
  • 2023-05-22 - 2023-08-04 - G06F13/20
  • 本申请涉及一种智能IO模块总线通讯方法、IO模块、终端及介质,属于IO通信领域,其方法包括:第一接线盒子的输入通信端口获取电平信号,并将所述电平信号通过总线通讯发送至第二接线盒子的输出通信端口;所述第一接线盒子包括若干输入通信端口,所述第二接线盒子包括若干输出通信端口,所述输入通信端口与所述输出通信端口一一对应;所述第二接线盒子接收所述电平信号,并根据所述电平信号控制与所述输入通信端口对应的所述第二接线盒子的输出通信端口的输出信号。本申请采用若干输入通信端口与若干输出通信端口一一对应的方式,便于增加或减少IO通道。
  • 一种通信链路切换控制电路、通信链路和服务器-202210460960.0
  • 石波 - 苏州浪潮智能科技有限公司
  • 2022-04-28 - 2023-08-04 - G06F13/20
  • 本发明公开了一种通信链路切换控制电路、通信链路和服务器,涉及数据通信领域,用于对数据交互链路的切换,包括多个模拟开关和控制模块,控制模块根据当前串行总线的主设备为I3C主设备时控制用户选择的各个I3C从设备对应的模拟开关导通,以使该串行总线保证了I3C主设备与I3C从设备之间的数据交互,在提高串行总线上数据传输的速率的同时,若当前串行总线的主设备为SMBUS主设备时控制用户选择的各个SMBUS从设备对应的模拟开关导通,以使该串行总线保证了SMBUS主设备与SMBUS从设备之间的数据交互。可见,本申请中的串行总线上兼容I3C总线和SMBUS,保证了多种设备的数据传输的需求。
  • 一种基于EtherCAT的工业总线IO模块-202010605897.6
  • 平庆伟;姜华;陈锦国 - 西安精雕精密机械工程有限公司
  • 2020-06-29 - 2023-07-28 - G06F13/20
  • 本发明公开了一种基于EtherCAT的工业总线IO模块,包括:外壳;所述外壳顶部的一侧设置输出端口,另一侧设置输入端口;在所述外壳的一个侧面分别设有总线输出端口、总线输入端口、电源输出端口、电源输入端口;所述外壳的内部设置IO模块电气结构,所述IO模块电气结构包括:EtherCAT通信物理层单元、输入单元、输出单元、供电单元;所述输入单元连接所述输入端口,所述输出单元连接输出端口。本发明实施例提供的工业总线IO模块网络化配线、方便快捷;现场环境干净、整洁、不凌乱;节省线缆物力成本、线束制作人力成本;检修、维护方便。而且使用EtherCAT通信实时性高、响应性快、不易出错、安全可靠;EtherCAT网络拓扑灵活多变,适应性强。
  • 用于嵌入式芯片的串口数据烧写方法和电子设备-202310451565.0
  • 王毅;叶选腾 - 联芸科技(杭州)股份有限公司
  • 2023-04-20 - 2023-07-25 - G06F13/20
  • 本公开提供了一种用于嵌入式芯片的串口数据烧写方法和电子设备,其中,包括:将待烧写的数据进行分块传输,分好的每个数据块包括一个固定长度的数据块头、设定校验码和有效数据;执行循环校验:对接收的当前数据块中的有效数据用校验算法进行计算得到临时校验码,将所述临时校验码与所述设定校验码进行比较,一致时判定当前数据块的有效数据传输正确,否则将当前数据块进行重传而后再进行上述循环校验过程;将校验正确的数据依序写入存储介质。由此通过采取数据分块传输分块CRC校验模式,可减少传输出错时的总体传输时间,提高传输效率且能保证最终数据的正确性,还降低了计算复杂度。
  • ECAT耦合器的工业总线负载均衡方法、装置、设备及介质-202310441589.8
  • 赵家茂;程超 - 深圳舜昌自动化控制技术有限公司
  • 2023-04-23 - 2023-07-25 - G06F13/20
  • 本申请公开了一种ECAT耦合器的工业总线负载均衡方法、装置、设备及存储介质,ECAT耦合器的工业总线负载均衡方法包括:当检测到设备上电后,获取当前接口的接口数据,并根据所述接口数据检测所述当前接口是否存在异常;若所述当前接口不存在异常,根据所述接口数据确定所述当前接口的接口传输参数;若所述接口传输参数表征需进行负载均衡操作,将所述当前接口的数据传输模式切换为预设数据传输模式,得到所述当前接口处于预设数据传输模式下的数据传输参数;其中,所述预设数据传输模式包括至少两种数据传输模式;基于所述数据传输参数进行负载均衡操作。通过本申请提供的技术方案,能够提供负载均衡的准确性。
  • BMC和BIOS的串口切换系统、方法、设备及计算机可读介质-202210366613.1
  • 戴明甫 - 苏州浪潮智能科技有限公司
  • 2022-04-08 - 2023-07-25 - G06F13/20
  • 本发明公开了一种BMC和BIOS的串口切换系统、方法、计算机设备及计算机可读介质,该BMC和BIOS的串口切换系统包括BMC、BIOS以及分别与BIOS的串口和BMC的串口连接的CPLD,且CPLD与BMC和BIOS一起通信连接耳机孔,以共用一个输出串口且通过CPLD进行BMC和BIOS的串口输出切换。该系统利用CPLD启动时间短的特点能够在服务器启动时快速启动CPLD,在CPLD中设置控制器,给控制器设计控制电路来将连接到CPLD的BMC和BIOS的串口根据服务器的要求进行切换,而不考虑BMC和BIOS是否故障都可以收集器Log,提高了研发debug的针对性。
  • 基于Type-C接口的信号传输系统、方法及其装置-202310403885.9
  • 岳士丰;肖勇 - 硅谷数模半导体(北京)有限公司;硅谷数模国际有限公司
  • 2023-04-14 - 2023-07-18 - G06F13/20
  • 本发明提供了一种基于Type‑C接口的信号传输系统、方法及其装置。该系统包括:Type‑C接口,用于接入外部设备的第一传输信号;复用分用器,与Type‑C接口连接,复用分用器具有第一输入端口和第一输出端口,第一输入端口用于接收第一传输信号,第一输出端口用于输出第一传输信号;电子设备,具有显示屏,且电子设备与复用分用器连接,电子设备用于接收第一传输信号,以使显示屏显示第一传输信号传输的多媒体信息。通过该系统将Type‑C接口接收的第一传输信号通过该复用分用器传输至电子设备,解决了电子设备只能作为视频源输出视频,不能作为视频接收器件使用的问题,达到了电子设备循环利用以及节能环保目的。
  • 控制器芯片之间的通信方法、系统、电子设备及存储介质-202310313840.2
  • 向明芳;杨森;李章川 - 重庆长安汽车股份有限公司
  • 2023-03-28 - 2023-07-18 - G06F13/20
  • 本发明涉及数据传输技术领域,公开了一种控制器芯片之间的通信方法、系统、电子设备及存储介质,该方法通过在第一芯片和第二芯片之间设置多种通信协议对应的物理通信链路,利用第一芯片将携带有当前数据标识的原始数据分别通过各物理通信链路发送至第二芯片,使得第二芯片根据当前数据标识从接收到的原始数据中确定一目标数据,并将通过对目标数据解析得到的消费数据包发送至上层应用,不仅在部分物理通信链路无法通信时依然能够实现数据通信,而且使得上层应用无需关注和区分物理通信链路,从而使得芯片间通信和上层应用都不受到影响的情况下,提升了芯片之间数据通信的可靠性和健壮性。
  • 串行通用输入/输出系统-201811364542.1
  • 卢俊杰;胡翔竣 - 英业达科技有限公司;英业达股份有限公司
  • 2018-11-16 - 2023-07-14 - G06F13/20
  • 本发明公开一种串行通用输入/输出(Serial General Purpose Input/Output;SGPIO)系统,其包含发送端、SGPIO缆线以及接收端。发送端包含编码器以及第一SGPIO连接器。编码器用以对数据进行循环冗余校验(Cyclic Redundancy Check;CRC)编码,以产生用以检验上述数据的正确性的CRC码。发送端藉由第一SGPIO连接器及SGPIO缆线将数据及CRC码传送至接收端。接收端包含第二SGPIO连接器及验证单元。第二SGPIO连接器藉由SGPIO缆线耦接于第一SGPIO连接器,用以从第一SGPIO连接器接收数据及CRC码。验证单元耦接于二SGPIO连接器,用以依据CRC码对第二SGPIO连接器所接收到的数据进行验证。
  • 一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法-201911266920.7
  • 郭志川;黄逍颖;宋曼谷 - 中国科学院声学研究所;中科海网(苏州)网络科技有限公司
  • 2019-12-11 - 2023-07-14 - G06F13/20
  • 本发明公开了一种基于AXI4总线的FPGA与DDR高速数据包传输系统及方法。所述系统通过FPGA实现,包括解析模块、FIFO、填充触发模块、数据填充模块、数据控制模块、AXI4接口模块和DDR;解析模块,用于对光口收到的以太网数据包进行协议解析,按照顺序写入FIFO;FIFO,用于对其写入的数据进行跨时钟域转换和数据结构转换;填充触发模块,用于在检测到触发条件满足时,设置填充使能信号为1;数据填充模块,用于在检测到填充使能信号为1时,将FIFO中的数据量补为64B的整数倍;数据控制模块,用于根据FIFO中的数据大小,调整突发长度,触发一次AXI4数据突发读取;AXI4接口模块,用于通过AXI4突发模式将FIFO的数据高速传输至DDR;DDR通过DMA将数据大块传输到服务器。
  • 一种STBUS级联通信方法及通信系统-202011624307.0
  • 叶惠;唐畅;谢启友 - 湖南博匠信息科技有限公司
  • 2020-12-30 - 2023-06-27 - G06F13/20
  • 本申请公开了一种STBUS级联通信方法及通信系统,能够实现多个机箱间的STBUS级联通信的数据传输交互能力与实时性。方法包括:当目标3U机箱的目标功能板卡通过STBUS总线检测到时钟同步信息时,获取目标功能板卡的板卡标示;根据板卡标示判断目标3U机箱是否存在端机;若目标3U机箱存在端机,则根据目标3U机箱生成的时钟同步信息发送数据;若目标3U机箱不存在端机,则根据目标3U机箱接收到的STBUS级联机箱的时钟同步信息发送数据,STBUS级联机箱为存在端机的3U机箱。
  • 一种OTG传输通道切换方法及装置、电子设备-202310327847.X
  • 邢雅琦;张兰鹏 - 青岛海信移动通信技术有限公司
  • 2023-03-30 - 2023-06-23 - G06F13/20
  • 本申请实施例提供了一种OTG传输通道切换方法及装置、电子设备,涉及数据交换技术领域,适用于具有多个OTG接口的电子设备,该方法包括在监测到电子设备的第一OTG接口发生插入操作时,触发第一中断;第一OTG接口为多个OTG接口中的任一个;确定电子设备的第二OTG接口是否处于OTG传输态;第二OTG接口为多个OTG接口中除第一OTG接口外的任一OTG接口;在第二OTG接口处于OTG传输态时,通过第一OTG接口建立第一OTG传输通道,并断开通过第二OTG接口建立的第二OTG传输通道。上述的方式达到了在仅支持单路OTG传输的情况下,实现多路OTG连接的无感切换,为用户提供便利。
  • 多芯片同步系统及方法-202310255444.9
  • 薄会健 - 深圳高铂科技有限公司
  • 2023-03-09 - 2023-06-23 - G06F13/20
  • 本发明公开了一种多芯片同步系统及方法,包括电子设备和校准设备,电子设备连接多个ALPG,多个ALPG中每个ALPG分别连接多个芯片,校准设备连接多个芯片,其中:电子设备,用于向第一ALPG发送第一控制信号,第一控制信号用于第一ALPG向第一芯片发送第一校准信号,第一校准信号用于第一芯片向校准设备发送第一校准信号,第一ALPG为多个ALPG中任一ALPG,第一芯片为与第一ALPG连接的多个芯片中除基准芯片之外的任一芯片;校准设备,用于向基准芯片发送第一校准信号;电子设备,还用于根据第一延迟时间对与第一ALPG连接的多个芯片进行同步,第一延迟时间根据第一芯片发送第一校准信号的时间和基准芯片接收第一校准信号的时间确定,保证多个芯片可以同步发送信号。
  • 低延迟重定时器及延迟控制方法-202111220992.5
  • 洪宇;王山;范然然;王丹;常仲元 - 澜起电子科技(上海)有限公司
  • 2021-10-20 - 2023-06-20 - G06F13/20
  • 本申请提供一种低延迟重定时器及低延迟控制方法,所述重定时器相对的两侧上分别设有一物理层模块;每个物理层模块均包括至少一组信号接收单元和信号发送单元;所述信号接收单元用于对接收到的高速串行信号进行串并转换生成并行信号,并将并行信号发送至同组的信号发送单元;所述信号发送单元用于对接收到的并行信号进行并串转换,将所述并行信号转换为高速串行信号,并将转换的高速串行信号输出。本申请中重定时器的数据通路为回环结构,信号发送单元和信号接收单元在物理上紧邻在一起,在重定时器的低延迟模式下可以解决信号长距离传输延迟的问题,也避免了远距离传递高速信号导致的功耗增加。
  • 一种不同板材的BIOS均衡参数选择电路和服务器-202111555647.7
  • 吴坤阳 - 苏州浪潮智能科技有限公司
  • 2021-12-17 - 2023-06-16 - G06F13/20
  • 本发明提供了一种不同板材的BIOS均衡参数选择电路和服务器,该电路包括:PCH芯片;第一选择器,第一选择器的输入端连接到PCH芯片,第一输出端连接到TPM卡;第二选择器,第二选择器的输入端连接到第一选择器的第二输出端,第一输出端连接到第三Flash寄存器,第三Flash寄存器用于存储第一类型板材对应的BIOS固件;拨码开关,拨码开关的输入端连接到第二选择器的第二输出端,输出端连接到第一Flash寄存器,第一Flash寄存器用于存储第二类型板材对应的BIOS固件,拨码开关的输出端经由反相器连接到第二Flash寄存器,第二Flash寄存器用于存储第二类型板材对应的BIOS固件的镜像。通过使用本发明的方案,能够提高链路的稳定性以及系统的整体性能。
  • 一种高速编程器-202010232837.4
  • 季春 - 季春
  • 2020-03-28 - 2023-06-06 - G06F13/20
  • 本发明公开了一种高速编程器,包括数字信号电路板、DC‑DC转换与VDD/VPP功率驱动电路板,所述数字信号电路板通过底层排针和排母连接器连接下方的DC‑DC转换与VDD/VPP功率驱动电路板,FPGA芯片通过锁紧座/转接座IO数字信号线连接锁紧座/转接座,FPGA芯片通过ISP与扩展IO数字信号线连接ISP与扩展接口,数字信号电路板的底层还设有GND功率驱动电路,本发明采用相对更短、阻抗匹配的PCB连线,最少的连接器,优化的结构方案,确保高速信号完整性,远离DC‑DC干扰并做好屏蔽和滤波,从而达到较高的速度并稳定运行,同时也更方便用户使用。
  • 基于异步电路的I2C总线电路-202310303763.2
  • 宋顺涛;张明 - 江苏润石科技有限公司;上海矽朔微电子有限公司
  • 2023-03-27 - 2023-06-06 - G06F13/20
  • 本申请实施例提供了一种基于异步电路的I2C总线电路,设置在从机侧,基于第一滤波电路、第二滤波电路、数据解码模块、状态检测模块、SCL时钟计数器、有限状态机和速率模式检测模块的配合工作,不需要设置额外的高速时钟信号来进行同步电路设计,通过SCL信号和SDA信号之间的关系检测所述I2C总线的通信开始标志和通信结束标志,使得总线状态检测稳定可靠,电路实现简单,功耗和面积开销都非常小。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top