[发明专利]微电子组件在审

专利信息
申请号: 201780095385.6 申请日: 2017-12-29
公开(公告)号: CN111149201A 公开(公告)日: 2020-05-12
发明(设计)人: S·M·利夫;A·A·埃尔谢尔比尼;J·M·斯旺 申请(专利权)人: 英特尔公司
主分类号: H01L25/065 分类号: H01L25/065;H01L23/485
代理公司: 永新专利商标代理有限公司 72002 代理人: 戴开良
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本文公开了微电子组件、以及相关的器件和方法。例如,在一些实施例中,微电子组件可以包括第一管芯和第二管芯,所述第一管芯包括第一面和第二面;所述第二管芯包括第一面和第二面,其中,所述第二管芯还包括在所述第一面处的多个第一导电触点和在所述第二面处的多个第二导电触点,并且所述第二管芯在所述微电子组件的第一级互连触点与所述第一管芯之间。
搜索关键词: 微电子 组件
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780095385.6/,转载请声明来源钻瓜专利网。

同类专利
  • 用于集成电路的封装-202222396467.5
  • Y·博塔勒布;L·施瓦茨 - 意法半导体(格勒诺布尔2)公司;意法半导体 (ALPS) 有限公司
  • 2022-09-07 - 2023-05-02 - H01L25/065
  • 本公开涉及用于集成电路的封装。一种用于集成电路的封装包括基座衬底,具有安装面;第一电子芯片,具有通过电连接线电连接到安装面的顶面和通过导热粘合剂层安装到安装面的底面;第二电子芯片,具有覆盖有热界面材料层的底面和通过嵌入在底部填充材料层中的导电连接件而电连接到安装面的顶面;散热器,具有:嵌入导热粘合剂层中的第一部分、具有顶面和与热界面材料层接触的底面的第二部分、以及在第一部分和第二部分之间的连接部分;以及涂层,封装第一电子芯片和第二电子芯片以及散热器,其中散热器的第二部分的顶面从涂层暴露。利用本公开的实施例,多个芯片在此可以在相同的封装中更接近,同时避免在多个芯片之间的增加的加热。
  • 半导体封装及其制造方法-202210531408.6
  • 高荣范 - 三星电子株式会社
  • 2022-05-13 - 2023-01-17 - H01L25/065
  • 提供了一种半导体封装,其包括:下半导体芯片;多个半导体芯片,沿与下半导体芯片的顶表面垂直的第一方向设置在下半导体芯片上;多个非导电层,设置在多个半导体芯片之间;非导电图案,从非导电层延伸并设置在多个半导体芯片中的至少一个半导体芯片的侧表面上;第一模塑层,设置在非导电图案的顶表面上;以及第二模塑层,设置在非导电图案的侧表面和第一模塑层的侧表面上,其中非导电图案和第一模塑层设置在多个半导体芯片的侧表面和第二模塑层之间。
  • 半导体封装件-202210429279.X
  • 金松洙;南泰悳 - 三星电子株式会社
  • 2022-04-22 - 2023-01-13 - H01L25/065
  • 公开了一种半导体封装件。所述半导体封装件包括:第一半导体芯片,堆叠在封装基底上,第一半导体芯片中的最下面的第一半导体芯片包括凹进区域;以及第二半导体芯片,插入凹进区域中,第二半导体芯片连接到封装基底。
  • 一种存储芯片封装结构及其加工工艺方法-202211329458.2
  • 林建涛;段贤生 - 东莞忆联信息系统有限公司
  • 2022-10-27 - 2023-01-10 - H01L25/065
  • 本发明涉及一种存储芯片封装结构及其加工工艺方法,该存储芯片封装结构,包括封装基板,所述封装基板的上表面设有存储晶片层,所述存储晶片层由若干存储晶片堆叠形成;所述存储晶片包括衬底,设于所述衬底上表面的晶片组体,所述衬底的一侧设有穿孔,所述晶片组体与所述穿孔导通,所述衬底的下表面且位于所述穿孔的位置设有凸球,所述凸球用于导通相邻的所述存储晶片。本发明使得可垂直进行存储晶片堆叠,IC颗粒中存储晶片堆叠数量不受其尺寸影响,单颗IC的存储容量可以做的更大;同时垂直进行存储晶片堆叠,不存在存储晶片有悬空区域,注胶过程中不会出现die裂,提高了产品良率,且避免了金线连接长的问题,提高了读取速度。
  • 半导体晶粒封装及其形成方法-202210962234.9
  • 林昱圣;叶书伸;汪金华;林柏尧;郑心圃 - 台湾积体电路制造股份有限公司
  • 2022-08-11 - 2023-01-10 - H01L25/065
  • 提供一种半导体晶粒封装及其形成方法。半导体晶粒封装包括一封装基板、在封装基板上方的一中介层基板、在中介层基板上方的两个半导体晶粒、以及在中介层基板上方并围绕半导体晶粒的一底部填充元件。一环结构设置在封装基板上方并围绕半导体晶粒。多个凹陷部分从环结构的底表面凹陷。凹陷部分包括布置在环结构的每个角落区域中的多个第一凹陷部分、以及布置在环结构的相对侧边区域中并与底部填充元件位在两个半导体晶粒之间的一部分对齐的两个第二凹陷部分。一粘着层介于环结构的底表面与封装基板之间。
  • 半导体装置、电子模块、电子设备和用于生产半导体装置的方法-201780013013.4
  • 安川浩永 - 索尼公司
  • 2017-01-20 - 2023-01-10 - H01L25/065
  • [问题]提供具有进一步减小的尺寸的半导体装置。[解决方案]公开了一种半导体装置,设置有:多层布线板,其一个表面设置有外部连接端子;以及多个有源部件,其通过堆叠而设置在多层布线板的内部,并且其经由连接通路连接到外部连接端子。有源部件包括:设置在另一表面侧,即该一个表面的反面的第一有源部件;以及第二有源部件,其设置在比第一有源部件更靠近所述一个表面的侧上,并且其具有比第一有源部件更小的平面面积。
  • 一种均衡电路、封装装置及数据传输装置-201980091384.3
  • 罗多纳;范文锴;蔡树杰 - 华为技术有限公司
  • 2019-03-22 - 2023-01-06 - H01L25/065
  • 一种均衡电路,包括设置于接收端芯片(RX)内部的接收端阻抗网络(Zt),以及设置于接收端芯片(RX)外部的无源均衡器(100),其中:接收端阻抗网络(Zt)通过第一连接件(201)和第二连接件(202)与无源均衡器(100)连接,以及分别通过第一连接件(201)和第二连接件(202)与差分走线的第一走线(203)和第二走线(204)连接,差分走线用于连接接收端芯片(RX)和发送端芯片(TX)。一种封装装置及数据传输装置,通过第一连接件(201)和第二连接件(202)实现接收端阻抗网络(Zt)和无源均衡器(100)的连接,使接收端阻抗网络(Zt)与无源均衡器(100)协同工作,通过调节接收端阻抗网络(Zt)的阻值形成接收端带宽增益可调节,从而提升工作频率;无源均衡器(100)设置在接收端芯片(RX)外部且与第一连接件(201)和第二连接件(202)连接,不占用额外的出线空间或芯片面积。
  • 半导体装置及其制造方法-201711444287.7
  • 团野忠敏;锦泽笃志;中村弘幸 - 瑞萨电子株式会社
  • 2017-12-27 - 2023-01-06 - H01L25/065
  • 根据本发明,在半导体装置的可靠性方面得到了改进。SIP包括:模拟芯片、具有面积比所述模拟芯片的主表面小的主表面的微计算机芯片、安装模拟芯片和微计算机芯片的芯片垫、以及环绕所述芯片垫布置的多个引线。该SIP还包括:与所述芯片垫一体成型的多个悬挂引线、多个导线、密封体。其中,多个导线将所述模拟芯片的电极与所述引线电连接,并将微计算机芯片与引线电连接。在所述密封体中密封所述模拟芯片和所述微计算机芯片。所述芯片垫的第一弯曲部和第二弯曲部的曲率半径大于芯片垫的第三弯曲部的曲率半径。
  • 一种分拣式存储芯片封装结构-202222166928.X
  • 王欢;连国炜;安俊颖;陈瑞丽 - 深圳市联创高盛科技有限公司
  • 2022-08-17 - 2023-01-06 - H01L25/065
  • 本实用新型属于存储芯片技术领域,尤其为一种分拣式存储芯片封装结构,包括树脂壳本体和存储芯片本体,所述存储芯片本体安装在树脂壳本体的内部,所述树脂壳本体的顶部粘合固定有封盖,在所述封盖上开设有多个等间距分布的散热孔;本实用新型的存储芯片封装结构中,在镀铜基座上开设有用于辅助固定封装存储芯片的卡槽,在存储芯片的底部设置有卡条,通过卡条和卡槽的配合使用可更进一步提高存储芯片封装稳定性,在封盖上安装有可与存储芯片阿星贴合的活动压杆,在存储芯片封装时,调整活动压杆与存储芯片的贴合力度,将活动压杆固定即可从存储芯片上方对其进行限位,避免了因脱胶带来的一系列问题,便于使用。
  • 具有配置用于可切换路由的重新分布结构的半导体装置-202180029502.5
  • T·M·延森;D·R·亨布里 - 美光科技公司
  • 2021-03-02 - 2022-12-30 - H01L25/065
  • 本文公开具有重新分布结构的半导体装置及相关联系统及方法。在一个实施例中,半导体封装包含第一半导体裸片,其包含第一重新分布结构;及第二半导体裸片,其包含第二重新分布结构。所述第一及第二半导体裸片可安装在封装衬底上,使得所述第一及第二重新分布结构彼此对准。在一些实施例中,互连结构可位于所述第一及第二半导体裸片之间,以将所述第一及第二重新分布结构彼此电耦合。所述第一及第二重新分布结构可配置成使得所述第一及第二半导体裸片之间的信号路由可基于所述互连结构的位置而改变。
  • 半导体封装-202210376678.4
  • 朴珉庆;金度贤;成载圭 - 三星电子株式会社
  • 2022-04-11 - 2022-12-30 - H01L25/065
  • 一种半导体封装,包括:封装基板,包括第一接合焊盘和第二接合焊盘、与第一接合焊盘间隔开的第三接合焊盘、以及与第二接合焊盘间隔开的第四接合焊盘;第一芯片堆叠,包括在封装基板上堆叠的第一芯片,每个第一芯片包括交替布置的第一信号焊盘和第一电源/接地焊盘;第二芯片堆叠,包括在第一芯片堆叠上堆叠的第二芯片,每个第二芯片包括交替布置的第二信号焊盘和第二电源/接地焊盘;第一下导线,其将所述第一信号焊盘连接到第一接合焊盘;第二下导线,其将所述第一电源/接地焊盘连接到第二接合焊盘;第一上导线,其将第二芯片的第二信号焊盘连接到第三接合焊盘;以及第二上导线,将第二芯片的第二电源/接地焊盘连接到第四接合焊盘。
  • 堆叠器件和堆叠器件的焊接方法-202110702509.0
  • 陈羽;孔子文;郭超;薛飞;马富强;焦雪平 - 华为技术有限公司
  • 2021-06-24 - 2022-12-27 - H01L25/065
  • 本申请提供一种堆叠器件和堆叠器件的焊接方法。本申请堆叠器件,其特征在于,包括:存储芯片、转接板和处理芯片;转接板焊接于存储芯片和处理芯片之间;其中,存储芯片的芯片管脚排布图和处理芯片的芯片管脚排布图不同;转接板的第一面的芯片管脚排布图和存储芯片的芯片管脚排布图相同,第一面是连接板与存储芯片焊接的一面;转接板的第二面的芯片管脚排布图和处理芯片的芯片管脚排布图相同,第二面是连接板与处理芯片焊接的一面;转接板上设置有金属走线,金属走线用于连通第一面的芯片管脚排布图和第二面的芯片管脚排布图。本申请可以对pin map不同的存储芯片和处理芯片采用POP技术进行堆叠以形成堆叠器件。
  • AI芯片-202180029687.X
  • 后藤昌一;小畑幸嗣;笹子胜;中川雅通 - 松下知识产权经营株式会社
  • 2021-04-14 - 2022-12-23 - H01L25/065
  • AI芯片(1)具备:存储数据的多个存储器裸片(200,201);进行AI处理中包括的运算的多个运算裸片(300,301);以及系统芯片(100),对多个存储器裸片(200,201)以及多个运算裸片(300,301)进行控制。多个存储器裸片(200,201)分别具有第1布局图案。多个运算裸片(300,301)分别具有第2布局图案。存储器裸片(201)被层叠在存储器裸片(200)的第1布局图案的上方。运算裸片(301)被层叠在运算裸片(300)的第2布局图案的上方。
  • 半导体封装及其制造方法-202210041865.7
  • 林孟良;庄博尧;翁得期;陈硕懋;郑心圃 - 台湾积体电路制造股份有限公司
  • 2022-01-14 - 2022-12-23 - H01L25/065
  • 本公开的各种实施例涉及半导体封装和其制造方法。半导体封装至少包括电路衬底、半导体管芯和填充材料。电路衬底有第一表面、与所述第一表面相反的第二表面和从所述第一表面凹进去的凹穴。电路衬底包括介电材料和埋设在介电材料中并位于凹穴下方的金属底板。金属底板的位置对应于凹穴的位置。金属底板是电性浮置的并被介电材料隔离。半导体管芯设置在凹穴中,且与电路衬底电连接。填充材料设置在半导体管芯和电路衬底之间。填充材料填充凹穴且封装半导体管芯,而连接半导体管芯和电路衬底。
  • 包含半导体裸片的多个瓦片式堆叠的半导体装置组合件-202210992379.3
  • 黄宏远;A·N·辛格 - 美光科技公司
  • 2018-09-07 - 2022-12-23 - H01L25/065
  • 本公开涉及包含半导体裸片的多个瓦片式堆叠的半导体装置组合件。一种半导体装置组合件,其包含:衬底,其具有多个外部连接件;半导体裸片的第一瓦片式堆叠,其直接安置于所述衬底上的第一位置上方且经电耦合到所述多个外部连接件的第一子组;及半导体裸片的第二瓦片式堆叠,其直接安置于所述衬底上的第二位置上方且经电耦合到所述多个外部连接件的第二子组。所述半导体装置组合件进一步包含囊封剂,所述囊封剂至少部分地囊封所述衬底、所述第一瓦片式堆叠,及所述第二瓦片式堆叠。
  • 一种芯片封装结构-202221002206.4
  • 郑宗宝;张治强 - 广东长兴半导体科技有限公司
  • 2022-04-28 - 2022-12-23 - H01L25/065
  • 本实用新型公开了一种芯片封装结构,属于芯片封装技术领域。本实用新型包括拼版主体,拼版主体上表面开设有若干安装孔,拼版主体上表面设置有若干封装块,封装块的长度和宽度分别为14mm和10mm,拼版主体的长度和宽度分别为240mm和63mm,拼版主体的厚度为20.5mm,封装块上表面固定安装有基板。本实用新型改变了封装尺寸,相比于现有技术尺寸更小,目前市场主流为BGA132,其尺寸为12.0mm*18.0mm,本实用新型的尺寸为10.0mm*14.0mm,尺寸更小,成品空间占用更小,由于尺寸更小,模压成型时,同样的模具,一模可以生产更多芯片,进一步降低成本,模压成型时,整板测试时,一次可以生产更多,提高生产效率。
  • 半导体封装-202210644164.2
  • 金承玟 - 三星电子株式会社
  • 2022-06-08 - 2022-12-16 - H01L25/065
  • 提供了一种半导体封装。该半导体封装包括:封装基板;安装在封装基板上的第一半导体芯片;安装在封装基板上的第二半导体芯片;提供在第一半导体芯片的上表面和第二半导体芯片的上表面上的粘合膜;以及第三半导体芯片,通过粘合膜附接到第一半导体芯片、第二半导体芯片。第一和第二半导体芯片具有不同的高度,并且粘合膜在其接触第一半导体芯片的部分处的厚度不同于粘合膜在其接触第二半导体芯片的部分处的厚度。
  • 多高度互连结构及相关联系统及方法-202180011796.9
  • K·K·柯比 - 美光科技公司
  • 2021-01-12 - 2022-12-09 - H01L25/065
  • 本文中提供用于半导体装置的多高度互连结构的系统及方法。所述多高度互连结构通常包含具有初级导电柱(122)及次级导电柱(132)的初级层级半导体裸片(120),其中所述初级导电柱相比于所述次级导电柱具有较大高度。所述半导体装置可进一步包含:衬底(110),其经由所述初级导电柱电耦合到所述初级层级半导体裸片;及次级层级半导体裸片(130),其经由所述次级导电柱电耦合到所述初级层级半导体裸片。可使用单一光致抗蚀剂掩模或多个光致抗蚀剂掩模形成所述多高度柱。在一些配置中,所述初级导电柱及所述次级导电柱可仅布置于所述裸片及/或所述衬底的正面上。
  • 堆叠式半导体器件-202210105784.9
  • 李约瑟 - 爱思开海力士有限公司
  • 2022-01-28 - 2022-12-06 - H01L25/065
  • 本公开提供了一种堆叠式半导体器件。堆叠式半导体器件包括彼此电连接的多个堆叠的半导体裸片、电连接到堆叠的半导体裸片当中的最下层半导体裸片的第一电力线、形成在堆叠的半导体裸片当中的最上层半导体裸片上方的第二电力线、以及电连接第一电力线与第二电力线的外部连接线。
  • 组合式半导体装置封装系统-202210127868.2
  • U·A/L·拉萨林加姆;T·K·魏 - 西部数据技术公司
  • 2022-02-11 - 2022-12-06 - H01L25/065
  • 一种组合式半导体装置封装包含第一半导体装置封装,所述第一半导体装置封装具有:第一半导体芯片,其容纳在第一壳体内;以及第一衬底,其耦合到所述第一壳体。所述第一衬底包含第一焊球和第二焊球,每一焊球与所述第一半导体芯片电通信。所述第一半导体装置进一步包含直接耦合到所述第一衬底的导电垫。所述导电垫与所述第一焊球和所述第二焊球电通信。所述组合式半导体装置封装进一步包含第二半导体装置封装,所述第二半导体装置封装具有:第二半导体芯片,其容纳在第二壳体内;以及第三焊球,其与所述第二半导体芯片电通信且耦合到所述第一半导体装置封装的所述导电垫。所述组合式半导体装置封装可用于封装存储器装置,使得存储器封装增加而封装形状因数不增加。
  • 半导体封装件和用于制造半导体封装件的方法-202210593355.0
  • 张喆容 - 三星电子株式会社
  • 2022-05-27 - 2022-12-06 - H01L25/065
  • 提供了一种半导体封装件,其中,第一粘合膜包括相对于第一半导体芯片的侧表面在垂直于第一方向的第二方向上延伸的第一延伸部分,所述第一延伸部分具有包括朝向基体芯片凹入的第一凹陷的上表面,所述多个第二粘合膜均包括相对于所述多个第二半导体芯片的侧表面在所述第二方向上延伸的第二延伸部分,并且所述第二延伸部分具有包括在所述第一方向上凹入的第二凹陷的上表面和包括位于所述第一凹陷或所述第二凹陷中的突起的下表面。
  • 具有偏移3D结构的多芯片封装-201980025365.0
  • 米林德·S·巴格瓦特;拉胡尔·阿加瓦尔;加布里埃尔·H·罗 - 超威半导体公司
  • 2019-03-29 - 2022-12-06 - H01L25/065
  • 公开各种半导体芯片装置及其制造方法。在一个方面,提供一种半导体芯片装置,所述半导体芯片装置具有重构半导体芯片封装(115),所述重构半导体芯片封装(115)包括:具有第一侧和相反的第二侧的中介层(125)与位于所述第一侧上的金属化堆叠(145);第一半导体芯片(25),所述第一半导体芯片(25)位于所述金属化堆叠上并且至少部分地由所述金属化堆叠上的电介质层(165)包封;以及多个半导体或芯片(40、45),所述多个半导体或芯片(40、45)定位在第一半导体芯片之上并且与所述第一半导体芯片至少部分地侧向重叠。
  • 一种多芯片集成电路封装方法-202211035534.9
  • 黄晓波;宋向东;刘春燕 - 江西龙芯微科技有限公司
  • 2022-08-26 - 2022-12-02 - H01L25/065
  • 本发明提供一种多芯片集成电路封装方法,涉及集成电路封装技术领域。一种多芯片集成电路封装方法,包括以下步骤:硅片回流、贴膜、硅片进行切割处理,然后在对硅片的载体进行转换,在进行焊剂铺垫,通过可控塌陷芯片焊接,去除芯片连接后残留在芯片和基片间的助焊剂,注塑前,去除芯片和基片上残余湿气,在芯片和基片间以及沿着芯片的周围,浇注液体环氧剂密封,最后将FCBGA1元件装入老化板进行老化检测剔除残次品。通过可控塌陷芯片焊接,使得球形凸点不变形,从而保证了芯片的完整性和性能,虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能,并且信号传输延迟小,适应频率和可靠性大大提高。
  • 堆叠封装结构以及堆叠封装结构的制造方法-202211159597.5
  • 刘莹 - 长鑫存储技术有限公司
  • 2022-09-22 - 2022-12-02 - H01L25/065
  • 本公开实施例提供一种堆叠封装结构以及堆叠封装结构的制造方法,堆叠封装结构包括:基板以及在基板上层叠设置的多个芯片,其中,芯片包括相对的第一面和第二面,第二面设置有器件层,芯片内具有贯穿芯片的导电通孔;第一导电部以及第二导电部,第一导电部和第二导电部均设置于第一面,且第一导电部接触导电通孔;导热部,导热部设置于第一面,且接触第二导电部;第一焊料部,位于相邻的芯片之间,且与第一导电部接触,以电连接相邻的芯片;第二焊料部,位于相邻的芯片之间,且与第二导电部接触;其中,第一焊料部、第二焊料部位于第二面的器件层表面。本公开实施例至少有利于提高第二焊料部的键合成功率,以提高堆叠封装结构的可靠性。
  • 半导体封装及其制造方法-201711051915.5
  • 郑真永 - 三星电子株式会社
  • 2017-10-30 - 2022-11-29 - H01L25/065
  • 公开了一种半导体封装。该半导体封装包括:封装基板;堆叠在所述封装基板上的半导体芯片;以及电连接器,将每一个芯片的内部电路连接至封装基板。所述半导体芯片中的每一个沿所述半导体芯片的第一边包括用于将芯片选择信号传输至该半导体芯片的内部电路的芯片选择焊盘和与所述内部电路电隔离的芯片虚焊盘。所述电连接器包括:下部芯片连接器,将所述封装基板电连接至所述下部半导体芯片的芯片选择焊盘;第一辅助连接器和第二辅助连接器,所述第一辅助连接器将所述封装基板电连接至所述下部半导体芯片的芯片虚焊盘,所述第二辅助连接器将所述下部半导体芯片的芯片虚焊盘电连接至所述上部半导体芯片的芯片选择焊盘。
  • 半导体装置及其制造方法-202080099167.1
  • 长谷川雅俊 - 超极存储器股份有限公司
  • 2020-05-11 - 2022-11-25 - H01L25/065
  • 本发明提供一种能够削减线圈的配置面积的半导体装置及其制造方法。半导体装置(1)层叠有三个以上的多个芯片(10、11、12……),多个芯片(10、11、12……)分别具有:基板(20、21、……);发送线圈(30、31、……);接收线圈(40、41、……),其设置在基板(20、21、……)的面内方向上与发送线圈(30、31、……)不重叠的区域,发送线圈(30、31、……)配置在层叠方向D上与另一个芯片(10、11、12……)的接收线圈(40、41、……)邻接且重叠的区域,接收线圈(40、41、……)构成为能够与配置在相同基板(20、21、……)的发送线圈(30、31、……)之间进行数据传输。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top