[发明专利]具有横向延伸的栅极电介质的高电压场效应晶体管及其制造方法有效

专利信息
申请号: 201780002979.8 申请日: 2017-11-20
公开(公告)号: CN108811517B 公开(公告)日: 2021-06-15
发明(设计)人: M.乔杜里;A.林;J.卡伊;张艳丽;J.阿尔斯梅尔 申请(专利权)人: 桑迪士克科技有限责任公司
主分类号: H01L29/08 分类号: H01L29/08;H01L29/10;H01L29/78;H01L29/49
代理公司: 北京市柳沈律师事务所 11105 代理人: 邱军
地址: 美国得*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 在半导体衬底的上部部分中提供具有均匀深度的沟槽。形成连续介电材料层,该连续介电材料层包含填充沟槽的整个体积的栅极电介质。栅电极形成在栅极电介质之上,使得栅电极上覆盖于栅电极的中心部分并且不上覆盖于位于栅极电介质的中心部分的相对侧上栅极电介质的第一外围部分和第二外围部分。在形成介电栅极间隔体之后,通过掺杂半导体衬底的相应的部分在半导体衬底内形成源极延伸区域和漏极延伸区域。
搜索关键词: 具有 横向 延伸 栅极 电介质 电压 场效应 晶体管 及其 制造 方法
【主权项】:
1.一种场效应晶体管,包括:沟槽,位于半导体衬底的上部部分中;连续介电材料层,包含填充所述沟槽的整个体积的栅极电介质;栅电极,上覆盖于所述栅极电介质的中心部分,其中所述栅极电介质的第一外围部分和第二外围部分位于所述栅极电介质的中心部分的相对侧上,并且不具有与所述栅电极重叠的区域;源极延伸区域,位于所述半导体衬底内并且接触所述栅极电介质的第一外围部分的第一垂直侧壁;以及漏极延伸区域,位于所述半导体衬底内并且接触所述栅极电介质的第二外围部分的第二垂直侧壁。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780002979.8/,转载请声明来源钻瓜专利网。

同类专利
  • 具有低接触电阻率的晶体管及其制作方法-202111538504.5
  • 刘胜厚;林科闯;孙希国;请求不公布姓名 - 厦门市三安集成电路有限公司
  • 2021-12-15 - 2023-10-27 - H01L29/08
  • 本申请提供一种具有低接触电阻的晶体管及其制作方法,该晶体管包括依次形成的衬底、缓冲层、沟道层和势垒层,在势垒层的源极区域和漏极区域分别形成有离子注入区,在离子注入区形成有多个间隔设置的凹槽。在离子注入区表面以及各凹槽内沉积形成有欧姆金属,欧姆金属与各凹槽的底部和侧壁相接触。本方案中,通过形成于离子注入区的凹槽,可以使得欧姆金属不仅可以与离子注入区的表面接触,还可以与凹槽的侧壁接触,从而增加了欧姆金属与半导体的接触面积,进而降低欧姆接触电阻率,并且结合离子注入区可以进一步地达到降低欧姆接触电阻率的效果,且无需进行退火工艺进而避免产生在器件表面产生毛刺进而影响器件性能的问题。
  • 高压CMOS器件及其制造方法-202010594642.4
  • 许昭昭 - 上海华虹宏力半导体制造有限公司
  • 2020-06-28 - 2023-10-20 - H01L29/08
  • 本发明提供一种高压CMOS器件及其制造方法,位于P型衬底上的P阱;位于P型衬底上表面、P阱区域内的栅极氧化层;栅极氧化层上设有栅极结构;栅极结构两侧的源漏端设有高压LDD区;源漏端还设有中压LDD区;中压LDD区与栅极结构形成纵向交叠;栅极结构两侧的源漏端还设有N型重掺杂区;高中压LDD区与N型重掺杂区相互交叠;栅极结构的侧壁设有侧墙。本发明增加LDD区与栅极多晶硅的交叠尺寸,在注入形成高能量LDD区后,又增加了中等能量的掺杂离子注入形成与高能量LDD区交叠的中等能量的LDD区,在形成高能量LDD区后,以多晶硅为屏蔽层以大斜角注入中等能量掺杂离子,一方面避免打穿多晶硅;另一方面可使高压CMOS器件的击穿电压有效提高0.8V。
  • 一种碳化硅小体积型的V槽VDMOSFET结构-202311011698.2
  • 许一力;钱奇源 - 杭州谱析光晶半导体科技有限公司
  • 2023-08-11 - 2023-10-10 - H01L29/08
  • 本发明公开一种碳化硅小体积型的V槽VDMOSFET结构,包括碳化硅外延(D极)、嵌入在所述碳化硅外延(D极)注入表面等距分布的注入区,所述注入区包括Pwell区和N‑SOURCE区,所述N‑SOURCE区嵌设于所述Pwell区注入表面,其特征在于,所述注入区刻蚀形成有一开口向注入表面的V槽,所述V槽向碳化硅外延(D极)深处方向贯穿所述N‑SOURCE区,具有更小的单个元胞尺寸;在相同器件尺寸下,新结构将拥有更大的电流密度。
  • 集电极侧含有浮空区的逆导型IGBT器件-202310810699.7
  • 张镜华;郝知行;杨蜀湘;王宇 - 四川奥库科技有限公司
  • 2023-07-04 - 2023-10-03 - H01L29/08
  • 本发明公开了一种集电极侧含有浮空区的逆导型IGBT器件,涉及半导体芯片技术领域,包括正面的栅极/发射极区、场限环区和背面的集电极区以及位于正面和背面之间的衬底漂移区,所述集电极区包括金属焊盘和设于所述金属焊盘上的至少两个介质区,每相邻两个介质区之间设有浮空区,每一个所述浮空区包括设于所述金属焊盘上的浮空介质区、设于所述浮空介质区上的浮空N+注入区和设于所述浮空N+注入区上的浮空缓冲层;本发明中的电流方向既有集电极竖直向上到发射极的电流,也有集电极四周场板场限环对应区域斜向上的流经缓冲层到发射极的电流,能够提高小电流时的工作效率。
  • C形有源区半导体器件及其制造方法及包括其的电子设备-201911254614.1
  • 朱慧珑 - 中国科学院微电子研究所
  • 2019-12-06 - 2023-09-22 - H01L29/08
  • 公开了一种C形有源区半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例,半导体器件可以包括:衬底上竖直延伸的沟道部;相对于衬底处于沟道部的上下两端且沿着沟道部的源/漏部,其中,源/漏部在相对于衬底的横向方向上向着沟道部的一侧延伸,从而源/漏部和沟道部构成C形结构;以及在所述C形结构的内侧壁上与沟道部相交迭的栅堆叠,其中,栅堆叠具有被所述C形结构围绕的部分。
  • 场效应晶体管及其制备方法、终端设备-202210236078.8
  • 张强;侯朝昭;李伟;王嘉乐;许俊豪 - 华为技术有限公司
  • 2022-03-11 - 2023-09-19 - H01L29/08
  • 本申请提供了一种场效应晶体管及其制备方法、终端设备。该场效应晶体管包括衬底结构、源极、漏极及栅极。其中,衬底结构具有源区、漏区以及位于源区和漏区之间的沟道区,源区包括能够提供冷载流子的三维材料。源极耦合于源区,漏极耦合于漏区,栅极设置于沟道区上。源区与沟道区的材质不同,且源区与沟道区之间具有肖特基势接触。该场效应晶体管能够降低源端掺杂扩散,通过不同的源区材料选择,更好地维持冷载流子在晶体管打开时进入沟道区。从而在达到超低亚阈值摆幅的同时,具有较高的开态电流,且能够与大多数硅基衬底匹配,具备大规模应用的优势。
  • 沟槽栅极沟槽场板垂直MOSFET-202010222697.2
  • M·丹尼森;S·彭德哈卡尔;G·马图尔 - 德克萨斯仪器股份有限公司
  • 2014-09-26 - 2023-09-19 - H01L29/08
  • 本申请公开沟槽栅极沟槽场板垂直MOSFET。在所描述的示例中,一种具有垂直漏极延伸MOS晶体管(110)的半导体器件(100)可以通过形成深沟槽结构(104)以定义晶体管(110)的至少一个垂直漂移区(108)而形成,使得每个垂直漂移区(108)在至少两个对侧上被深沟槽结构(104)限制。深沟槽结构(104)被间隔开以形成漂移区(108)的RESURF区域。沟槽栅极(114)被形成在衬底(102)中的沟槽内并位于垂直漂移区(108)上方。本体区(118)位于衬底(102)内并在垂直偏移区(108)上方。
  • 开关速度快且损耗低的RC-IGBT结构及其制备方法-202310778008.X
  • 林青;张杰 - 上海陆芯电子科技有限公司
  • 2023-06-29 - 2023-09-19 - H01L29/08
  • 本发明公开了半导体技术领域的一种开关速度快且损耗低的RC‑IGBT结构及其制备方法;RC‑IGBT结构包括:N型漂移区;P型阱区,与N型漂移区的正面电接触;P型发射区和N型发射区,依次交替设置,并均经由P型阱区与N型漂移区的正面电接触;沟槽栅结构,由N型发射区的表面垂直延伸至N型漂移区;N型缓冲层,与N型漂移区的背面电接触;具有[110]晶向和[100]晶向并存的混合晶向衬底层,包括在[110]晶向上制备的P型集电区和在[100]晶向上制备的N型集电区,P型集电区和N型集电区均经由N型缓冲层与N型漂移区的背面电接触。可以提高器件的开通和关断速度,降低开关损耗。
  • 前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串-202321176534.0
  • 蔡荣怀;陈孟邦;曹进伟 - 丰原科技(平潭)有限公司
  • 2023-05-16 - 2023-09-12 - H01L29/08
  • 本实用新型公开了一种前段工艺线宽为0.5um的硅栅CMOS器件、驱动芯片、LED灯串,所述前段工艺线宽为0.5um的硅栅CMOS器件中,NMOS管的源端、漏端均只由N型重掺杂区构成,PMOS管的源端、漏端均只由P型重掺杂区构成,无静态工作电流限制、漏电流较大、BV较低,在满足前段工艺线宽为0.5um的硅栅CMOS器件集成度的情况下能减少制备时的光刻次数。此外,所述前段工艺线宽为0.5um的硅栅CMOS器件中,若设定N型重掺杂区和P型重掺杂区的深度为H1、P‑肼的深度为H2、N‑肼的深度为H3,则当H1/H2、H1/H3的比值在一定范围内即0.1≤H1/H2≤0.4、0.15≤H1/H3≤0.45时,可在保证前段工艺线宽为0.5um的硅栅CMOS器件的开启灵敏度较高的同时,减小开启电压。
  • 半导体器件及其制造方法-202310192134.7
  • 杉山秀树 - 瑞萨电子株式会社
  • 2023-03-02 - 2023-09-05 - H01L29/08
  • 本公开涉及一种半导体器件及其制造方法。该半导体器件包括形成在半导体衬底的有源区域中的阱区域、经由栅极电介质膜形成在阱区域上的栅极电极,以及形成在阱区域中的源极区域和漏极区域。在有源区域在第一方向上的两个端部附近,在阱区域形成第一区域和第二区域,第一区域和第二区域具有与阱区域相同的导电类型并且具有比阱区域的杂质浓度高的杂质浓度。第一区域和第二区域在垂直于第一方向的第二方向上彼此间隔开,并且它们中的每个的至少一部分位于栅极电极之下。第一区域和第二区域未形成在有源区域在第一方向上的中心部分处。
  • 一种半导体器件及其制备方法、电子设备-202211476393.4
  • 贾礼宾;平延磊;田超 - 北京超弦存储器研究院
  • 2022-11-23 - 2023-09-05 - H01L29/08
  • 一种半导体器件及其制备方法、电子设备,所述半导体器件包括:设置在衬底上的至少一个垂直沟道的晶体管,位线;所述晶体管包括沿垂直于所述衬底方向延伸的半导体层,所述半导体层包括沟道区域和分别设置在所述沟道区域两侧的第一区域和第二区域,所述第二区域设置在所述衬底和所述第一区域之间,所述位线与所述第二区域接触,且所述第二区域与所述位线的接触面的等离子体掺杂物浓度大于等于1e14原子数/平方厘米。本实施例提供的方案,在半导体层的底部的表面形成大于等于1e14原子数/平方厘米的高浓度掺杂,实现位线与半导体层的欧姆接触,从而可以降低位线与第二区域的接触电阻。
  • 半导体装置-201811453223.8
  • 大部功;梅本康成;柴田雅博;小屋茂树;近藤将夫;筒井孝幸 - 株式会社村田制作所
  • 2018-11-30 - 2023-08-18 - H01L29/08
  • 提供能够在高频带提高增益,并且抑制制造成品率的降低的半导体装置。在基板上形成包括第一集电极层、第二集电极层、基极层以及发射极层的双极晶体管。第二集电极层的蚀刻特性与第一集电极层以及基极层的蚀刻特性不同。在俯视时,第一集电极层比第二集电极层的界面的边缘与基极层的下表面的边缘靠近内侧配置,第二集电极层的上表面的边缘与基极层的下表面的边缘一致,或者比基极层的下表面的边缘靠近内侧配置。
  • 一种提升器件性能的源漏工艺方法-202310626336.8
  • 王寅 - 上海华力集成电路制造有限公司
  • 2023-05-30 - 2023-08-15 - H01L29/08
  • 本发明提供一种提升器件性能的源漏工艺方法,在半导体结构上形成外延层,进行源漏离子注入,源漏退火;形成层间介质层,层间介质层退火;形成第一HK层和第一底层阻挡金属层;PDA退火;形成第一非晶硅层,PSA退火;去除第一HK层、第一底部阻挡金属层以及第一非晶硅层;沉积第二HK层、第二底部阻挡金属层以及第二非晶硅层;进行闪速退火;去除第二非晶硅。本发明通过去除退火后的第一HK层、第一底部阻挡金属层及第一非晶硅层,重新沉积新的HK底部阻挡金属层和非晶硅层,阻止氧扩散到HK层及底部阻挡金属层中,并减少TiN功函数的变化。沉积后的闪速退火将重新激活掺杂剂,降低源漏外延电阻,也将降低源漏接触肖特基电阻,但不会牺牲TiN功函数变化。
  • 一种SRAM-202310442828.1
  • 郑丽桑;李东青;纪冬梅 - 苏州珂晶达电子有限公司
  • 2023-04-24 - 2023-08-04 - H01L29/08
  • 本申请涉及集成电路技术领域,具体而言,涉及一种SRAM,可以解决现有技术的条形栅结构导致SRAM中的下拉晶体管因受总剂量辐射而对SRAM导致不利影响的问题。所述SRAM的下拉晶体管,包括:第一半导体硅衬底;位于第一半导体硅衬底上层的第一N型掺杂半导体掺杂区和第一P型掺杂半导体掺杂区;位于第一掺杂区上层的第一有源层,第一有源层包括p阱接触区和与p阱接触区第一端连接的第一NMOS结构;第一NMOS结构包括:第一源极、第一沟道以及第一漏极,p阱接触区第一端与第一源极第一端的连接处形成PN结,PN结用于阻止电荷从第一源极经由辐射诱生漏电通道向第一漏极移动;以及位于第一沟道上方的第一栅极。
  • 双向晶闸管装置-202180079111.4
  • J·伏贝基;U·维穆拉帕蒂 - 日立能源瑞士股份公司
  • 2021-11-22 - 2023-07-25 - H01L29/08
  • 提供了一种双向晶闸管装置(1),包括半导体本体(2),该半导体本体在第一主表面(21)与第二主表面(22)之间延伸,其中第一主电极(31)和第一栅电极(41)布置在第一主表面上,并且第二主电极(32)和第二栅电极(42)布置在第二主表面上。第一主电极包括彼此间隔开的多个第一段(310),其中在到第一主表面上的视图中,第一段中的至少一些完全被第一栅电极包围。第二主电极包括彼此间隔开的多个第二段(320),其中在到第二主表面上的视图中,第二段中的至少一些完全被第二栅电极包围。双向晶闸管装置(1)还包括第一、第二和第三基极区域(51、52、53)以及在这些基极区域的任一侧部上的发射极区域(61、62)。发射极区域(61、62)包括与这些发射极区域的导电类型相反的导电类型的发射极短路区域(71、72)。因此,取决于使用装置的方向,主电极的第一段和第二段可起到阴极或阳极电极的作用。栅极可具有蜂窝(六边形)图案。
  • 具有不对称特性的双向晶闸管装置-202180078554.1
  • J·伏贝基 - 日立能源瑞士股份公司
  • 2021-11-24 - 2023-07-21 - H01L29/08
  • 指定了一种双向晶闸管装置,包括:沿竖直方向在第一主表面(21)与第二主表面(22)之间延伸的半导体本体(2),第二主表面与第一主表面(21)相对;布置在第一主表面(21)上的第一主电极(31)和布置在第二主表面(22)上的第二主电极(32),其中半导体本体(2)包括第一导电类型的第一基极层(51)、第一导电类型的第二基极层(52)、和布置在第一基极层(51)与第二基极层(52)之间的不同于第一导电类型的第二导电类型的第三基极层(53)。第一主电极(31)充当双向晶闸管装置(1)的第一晶闸管功能元件(11)的阴极和第二晶闸管功能元件(12)的阳极。双向晶闸管进一步包括在其中的第二导电类型的第一和第二发射极区域(61、62)、和第一导电类型的发射极短路区域(71、72)。双向晶闸管装置(1)通过第一和第二主侧处的第一发射极短路区域(71)和第二发射极短路区域(72)的不同布置关于第一晶闸管功能元件(11)和第二晶闸管功能元件(12)不对称地配置。
  • 半导体器件的制备方法-202310293480.4
  • 胡迎宾;郭廷晃;林智伟 - 合肥晶合集成电路股份有限公司
  • 2023-03-24 - 2023-07-18 - H01L29/08
  • 本发明提供了一种半导体器件的制备方法,包括:提供单晶衬底,单晶衬底上形成有栅极结构,栅极结构包括栅极多晶硅层、侧墙及刻蚀停止层,栅极多晶硅层位于单晶衬底上,刻蚀停止层覆盖栅极多晶硅层的顶面,侧墙覆盖栅极多晶硅层和刻蚀停止层的侧面;形成单晶膜层覆盖单晶衬底的表面,以及形成多晶膜层覆盖刻蚀停止层的顶面及侧墙的侧面;形成氧化层覆盖单晶膜层和多晶膜层,且覆盖至栅极结构的上方;执行研磨工艺研磨氧化层及刻蚀停止层的顶面的多晶膜层,以显露出刻蚀停止层的顶面;以及,刻蚀去除侧墙的侧面的多晶膜层,以及去除氧化层。本发明无需Mask工艺,实现了单晶膜层的选择性生长,工艺简单易于实现。
  • 一种显示面板、其制作方法及显示装置-201910695857.2
  • 马涛;王云龙;杨成绍;季雨;刘胜利 - 京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
  • 2019-07-30 - 2023-07-18 - H01L29/08
  • 本发明公开了一种显示面板、其制作方法及显示装置,该显示面板,包括:衬底基板,位于衬底基板之上的薄膜晶体管;其中,薄膜晶体管,包括:栅极,与栅极绝缘设置的有源层,与有源层直接接触电连接且相对设置的两个欧姆接触部;欧姆接触部分为第一区域和第二区域;第一区域在衬底基板上的正投影与栅极在衬底基板上的正投影互不交叠;第二区域在衬底基板上的正投影与栅极在衬底基板上的正投影具有交叠区域;欧姆接触部在第一区域包括第一轻掺杂区。通过在欧姆接触部的第一区域设置第一轻掺杂区,使栅极未遮挡的位置处的载流子浓度降低,可有效降低漏电流,并且,增加了沟道长度,也对漏电流有一定降低作用。
  • 一种多层碳化硅沟槽MOSFET器件及制造方法-202310365627.6
  • 沈政忠;陈建良;叶国顺;杨军;何晓蕆 - 芯旭能(上海)半导体有限责任公司
  • 2023-04-04 - 2023-07-14 - H01L29/08
  • 本发明属于半导体器件领域,特别涉及一种多层碳化硅沟槽MOSFET器件及制造方法。所述器件包括漏极金属层、源极金属层和多晶硅栅;所述漏极金属层的上方设置有衬底;所述衬底的上方设置有本征导电型漂移层;所述本征导电型漂移层的上方设置有先进导电型本征层;所述本征导电型漂移层的凸出部分深入先进导电型本征层中,形成本征导电型源区。本发明提供的MOSFET器件采用了双沟槽结构,在源区也设置了沟槽结构,从而减轻了栅沟槽底部的电场集中,使得栅极绝缘膜在高电压下实现更高的可靠性。此外,与平面型DMOS结构相比,本发明实施例提供的MOSFET器件的比导通电阻降低了大约40%,输入电容降低了约25%。
  • 有源区、有源区阵列及其形成方法-202010303689.0
  • 刘志拯 - 长鑫存储技术有限公司
  • 2020-04-17 - 2023-07-14 - H01L29/08
  • 本发明涉及一种有源区、有源区阵列及其形成方法,有源区形成于衬底中,有源区中设有字线结构,字线结构沿第一方向贯穿有源区,并将有源区划分为源极区和漏极区,源极区和漏极区沿第二方向排列,且漏极区在第三方向上的尺寸大于源极区在第三方向上的尺寸;其中,第一方向与第二方向之间的夹角为锐角,第三方向垂直于第二方向。通过使有源区中的漏极区在第三方向上的尺寸大于源极区在第三方向上的尺寸,可以在漏极区上设置较大尺寸的接触孔,从而增大漏极区与接触孔之间的接触面积,根据寄生电阻的产生原理可知,增大接触面积可以减小漏极区与接触孔之间的寄生电阻,从而提高动态随机存储器的感应裕度和充放电速度的特性。
  • 一种晶体管及其制作方法-201810927553.X
  • 梅小杰;李龙;杨东;邹荣涛;杜永琴 - 深圳市金誉半导体有限公司
  • 2018-08-15 - 2023-07-04 - H01L29/08
  • 本发明涉及一种晶体管及其制作方法,所述述方法包括:提供第一导电类型的衬底,在所述衬底上方生长外延层;在所述外延层内形成沟槽,所述沟槽贯穿所述外延层与所述衬底连接,所述沟槽在平行于所述衬底表面的方向上以非直线的形状延伸;在所述沟槽侧壁上形成侧墙;在所述沟槽内形成第二导电类型的发射区;除去所述侧墙,形成基区沟槽;在所述基区沟槽内形成第一导电类型的基区。通过上述方法形成的晶体管成本低,且放大系数高。
  • 一种4H-SiC基超结功率MOSFET-202221986452.8
  • 谢速 - 杰平方半导体(上海)有限公司
  • 2022-07-29 - 2023-07-04 - H01L29/08
  • 本实用新型公开了一种4H‑SiC基超结功率MOSFET,其元细胞结构包括漏极、源极、栅极,耐压层设于缓冲阻挡层的上方,在耐压层的上侧设置半导体体区,半导体源区位于半导体体区内,栅极覆盖在部分耐压层、部分半导体体区以及部分半导体源区的表面,在半导体体区还形成有沉降槽,在沉降槽内设置源极,且该源极还与半导体源区通过导体相连,半导体衬底层覆盖在缓冲阻挡层的下表面,在半导体衬底层的下表面覆盖导体形成漏极;缓冲阻挡层由至少一个半导体缓冲区以及埋设于半导体缓冲区内的至少一个半导体少子阻挡区构成。有效缩短了电流路径,减小了器件元胞尺寸,提升了MOSFET器件的UIS雪崩耐量能力;降低了器件的比导通电阻,减小了芯片面积。
  • 功率半导体装置及其制作方法-202111490574.8
  • 刘鹏飞;王波;张庆雷;詹祖日 - 华大半导体有限公司
  • 2021-12-08 - 2023-06-09 - H01L29/08
  • 本发明提供一种功率半导体装置,所述功率半导体装置包括:基底,所述基底包括相对的第一主面及第二主面,所述基底中设置有第一导电类型的漂移区;第二导电类型的阱区,位于所述基底的第一主面上,所述阱区与所述漂移区相接触;沟槽栅结构;以及源区,所述源区位于所述沟槽栅结构上部的侧壁,每个源区包括自所述基底第一主面沿所述沟槽栅结构侧壁向所述基底内部延伸的第一源区掺杂部,所述第一源区掺杂部具有一致的第一深度。本发明还提供一种功率半导体装置的制作方法,通过所述制作方法制作的功率半导体装置具有最大深度一致的源区,可以确保更一致的阈值电压,有利于装置并联使用时的工作寿命。
  • 一种半导体器件及其制造方法-202310174171.5
  • 李永亮;罗军;王文武 - 中国科学院微电子研究所
  • 2023-02-23 - 2023-05-30 - H01L29/08
  • 本发明公开了一种半导体器件及其制造方法,涉及半导体技术领域,用于使得CFET器件的结构更加简单,简化CFET器件的制造流程,并降低CFET器件的制造难度。所述半导体器件包括的第一无结型垂直环栅晶体管形成在半导体基底上。第二无结型垂直环栅晶体管形成在第一无结型垂直环栅晶体管上。第二无结型垂直环栅晶体管和第一无结型垂直环栅晶体管的导电类型相反。第一无结型垂直环栅晶体管包括的第一有源结构和第二无结型垂直环栅晶体管包括的第二有源结构均具有源区、漏区和沟道区,源区和漏区分别位于沟道区沿半导体基底厚度方向的两侧。第二有源结构直接形成在第一有源结构上、且第二有源结构的材料带隙宽度不同于第一有源结构的材料带隙宽度。
  • 功率器件元胞结构及其制备方法和功率器件-202111384986.3
  • 黄宝伟;罗娜娜 - 比亚迪半导体股份有限公司
  • 2021-11-22 - 2023-05-23 - H01L29/08
  • 本发明公开了一种功率器件元胞结构及其制备方法和功率器件,功率器件元胞结构包括:依次叠层设置的集电极、第一导电类型的集电区、第二导电类型的漂移区、第一导电类型的阱区、第一导电类型的注入区、第一绝缘层和发射极,第一绝缘层中开设有接触孔,发射极通过接触孔与注入区接触;栅槽结构,栅槽结构的顶部与第一绝缘层接触,栅槽结构贯穿注入区和阱区,栅槽结构的底部延伸到漂移区;栅槽结构的至少一侧形成有第二导电类型的发射区,发射区沿栅槽结构的顶部向栅槽结构的底部延伸。本发明实施例的功率器件元胞结构,能够缩短沟道长度,减小沟道电阻,降低正向导通压降。
  • 一种应用在激光模拟单粒子的抗辐射MOSFET设计方法-202211704952.2
  • 徐海铭;廖远宝;唐新宇;徐政;张庆东;谢儒彬;洪根深 - 中国电子科技集团公司第五十八研究所
  • 2022-12-29 - 2023-05-12 - H01L29/08
  • 本发明公开一种应用在激光模拟单粒子的抗辐射MOSFET设计方法,属于抗辐射MOSFET领域。在衬底Si上设计两个Pwell体区;分别在两个Pwell体区中制作N+源端;制作多晶控制栅端位于两个Pwell体区之间;在N+源端的两端制作P+体接触端;制作接触孔CT同时覆盖部分N+源端和部分P+体接触端;设计两个金属层,覆盖接触孔CT。本发明进行激光模拟单粒子的抗辐射MOSFET设计后,激光可以直接通过抗辐射MOSFET功率器件上方垂直或任意角度入射,完成激光模拟单粒子实验,更准确的模拟单粒子效应,消除了通过器件下方Si厚外延层或者器件上方厚金属层带来的单粒子效应不准确性。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top