[发明专利]一种低频超宽带接收机系统

摘要

本发明提供一种低频超宽带接收机系统，包括前端电路系统、模数转换电路系统和望远镜数字运算板；前端电路系统包括一次处理模块、二次处理模块和时钟模块；一次处理模块用于将射频信号放大混频，生成中频信号；二次处理模块用于根据指令提取中频信号中对应频段的通带信号，以供模数转换电路系统处理；时钟模块，用于为模数转换电路系统提供时钟；模数转换电路系统用于将中频通带信号转换为数字信号；望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。本发明使得覆盖带宽较宽，灵活性高，精度较高。采用多级DDC、PFB、FFT和FIR相结合，实现同级别FPGA上较好的频率分辨率。 1

主权项

1.一种低频超宽带接收机系统，其特征在于，包括前端电路系统、模数转换电路系统和望远镜数字运算板；

所述前端电路系统包括一次处理模块、二次处理模块和时钟模块；所述一次处理模块，用于将所述天线接收到的射频信号进行放大和混频，生成满足所述模数转换电路系统的功率要求的中频信号；所述二次处理模块，用于根据指令，提取所述中频信号中对应频段的通带信号，以供所述模数转换电路系统处理；所述时钟模块，用于为所述前端电路系统提供本振，以及为所述模数转换电路系统提供时钟；

所述模数转换电路系统采用多块带宽为3.2Gsps、精度为12bit的交错式模数转换芯片，用于将所述中频通带信号转换为数字信号；

所述望远镜数字运算板包括多个FPGA母板，AD子板和尾板，用于对来自所述模数转换电路系统的数字信号进行多级DDC、PFB、FFT和FIR并行滤波。

2.根据权利要求1所述的接收机系统，其特征在于，所述一次处理模块，包括：

依次电连接的第一低噪声放大器、第一固定衰减器、第一宽带射频放大器、第一数字可变电子衰减器、第二固定衰减器、第二宽带射频放大器、第三固定衰减器、第三宽带射频放大器、第二数字可变电子衰减器和混频器。

3.根据权利要求2所述的接收机系统，其特征在于，所述第一低噪声放大器为CMA‑5043+；所述第一固定衰减器、所述第二固定衰减器和所述第三固定衰减器均为GAT‑5；所述第一宽带射频放大器、所述第二宽带射频放大器和所述第三宽带射频放大器均为ADL5610；所述第一数字可变电子衰减器和所述第二数字可变电子衰减器均为HMC624LP4，所述混频器为M1‑0008。

4.根据权利要求3所述的接收机系统，其特征在于，所述二次处理模块包括：

与所述混频器电连接的数字开关，与所述数字开关电连接的低通滤波器和与所述低通滤波器电连接的第四宽带射频放大器。

5.根据权利要求1所述的接收机系统，其特征在于，所述时钟模块包括：

第一压控振荡器，用于为所述混频器提供本振；

第二压控振荡器，用于为所述模数转换电路系统和所述后端FPGA电路系统提供时钟。

6.根据权利要求5所述的接收机系统，其特征在于，所述时钟模块还包括：

与所述第一压控振荡器电连接的第四固定衰减器、与所述第四固定衰减器电连接的第五宽带射频放大器；

与所述第二压控振荡器电连接的第六宽带射频放大器。

7.根据权利要求1所述的接收机系统，其特征在于，所述模数转换电路系统包括信号同步接收模块。

8.根据权利要求1所述的接收机系统，其特征在于，所述FPGA母板为FPGA电路板，所述FPGA电路板包括多相滤波模块、傅里叶转换模块、功率检波模块和缓存模块；

所述多相滤波模块用于对来自模数转换电路系统的信号进行多通道信号的并行滤波；

所述傅里叶转换模块用于对并行滤波后的信号进行快速傅里叶转换；

所述功率检波模块用于对快速傅里叶转换后的信号进行信号功率检波；

所述缓存模块用于对信号功率检波后的信号进行缓存。

9.根据权利要求8所述的接收机系统，其特征在于，所述FPGA电路板还包括打包传送模块，所述打包传送模块用于对缓存后的信号进行UDP和TCP数据格式的打包和传送。

10.根据权利要求8所述的接收机系统，其特征在于，所述多相滤波模块与所述傅里叶转换模块的通道数相同。